特許
J-GLOBAL ID：200903004564373193

半導体装置

発明者：
渡邉 健一

渡邉 健一 について

, 
中村 友二

中村 友二 について

, 
大塚 敏志

大塚 敏志 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-341823
公開番号（公開出願番号）：特開2008-153549
出願日： 2006年12月19日
公開日（公表日）： 2008年07月03日
要約：
【課題】デュアルダマシン構造の多層配線構造を有する半導体装置において、コンタクトのストレスマイグレーション耐性を向上させる構造を提供する。【解決手段】第1の配線層と、第1の配線層の上に形成された第2の配線層とを含み、第1の配線層は、第1の層間絶縁膜中に埋設された第1の導体パターンと、第2の導体パターンとを含み、第2の配線層は、第2の層間絶縁膜中に埋設された第3の導体パターンを含み、第3の導体パターンは同一層中を延出する延出部を有し、第1の導体パターンに、延出部の第1の領域において第1のビアプラグにより電気的に接続され、延出部は第2の導体パターンに、第1の領域よりも第3の導体パターンからより遠い第2の領域において、第2の、より小径のビアプラグを介してコンタクトし、第3の導体パターンの延出部、第1のビアプラグ、および第2のビアプラグは、第2の層間絶縁膜と共に、デュアルダマシン構造を形成する。【選択図】図7
請求項（抜粋）：
多層配線構造を有する半導体装置であって、 前記多層配線構造は少なくとも第1の配線層と、前記第1の配線層の上に形成された第2の配線層とを含み、 前記第1の配線層は、第1の層間絶縁膜中に埋設され配線パターンの一部を構成する第1の導体パターンと、前記第1の層間絶縁膜中に埋設された第2の、別の導体パターンとを含み、 前記第2の配線層は、第2の層間絶縁膜中に埋設され配線パターンの一部を構成する第3の導体パターンを含み、 前記第3の導体パターンはその一部に、同一層中を延出する延出部を有し、 前記第3の導体パターンは前記第1の導体パターンに、前記延出部の第1の領域において第1のビアプラグにより電気的に接続され、 前記延出部は前記第2の導体パターンに、前記第1の領域よりも前記第3の導体パターンからより遠い、又はより近い第2の領域において、第2の、より小径のビアプラグを介してコンタクトし、 前記第3の導体パターンの前記延出部、前記第1のビアプラグ、および前記第2のビアプラグは、前記第2の層間絶縁膜と共に、デュアルダマシン構造を形成する半導体装置。
IPC (5件)：
H01L 21/768 ,  H01L 23/522 ,  H01L 21/320 ,  H01L 23/52 ,  H01L 21/82
FI (3件)：
H01L21/90 B ,  H01L21/88 S ,  H01L21/82 W
Fターム (36件)：
5F033HH11 ,  5F033HH18 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK11 ,  5F033KK18 ,  5F033KK21 ,  5F033KK32 ,  5F033KK33 ,  5F033MM02 ,  5F033MM21 ,  5F033MM23 ,  5F033QQ25 ,  5F033RR01 ,  5F033RR06 ,  5F033VV00 ,  5F033VV01 ,  5F033XX06 ,  5F064CC09 ,  5F064EE08 ,  5F064EE09 ,  5F064EE20 ,  5F064EE22 ,  5F064EE26 ,  5F064EE27 ,  5F064EE32 ,  5F064EE33 ,  5F064EE48 ,  5F064GG07 ,  5F064GG10
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM