特許
J-GLOBAL ID:200903004913852088

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 稲垣 清
公報種別:公開公報
出願番号(国際出願番号):特願2006-337835
公開番号(公開出願番号):特開2008-153326
出願日: 2006年12月15日
公開日(公表日): 2008年07月03日
要約:
【課題】3次元実装の半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、第1及び第2の半導体ウエハ10、10Aを形成する工程と、双方の半導体ウエハのスクライブ線上に溝34を形成する工程と、一方の半導体ウエハ10Aの表面に接着剤16を塗布し、双方の半導体ウエハを重ね合わせて加圧し、溝34内に余剰の接着剤16を収容する工程と、双方の半導体ウエハの接続用電極15、32間を熱的に接続する工程とを有する。【選択図】図4A
請求項(抜粋):
複数のチップと接続用電極とがそれぞれ形成された第1及び第2の半導体ウエハを形成する工程と、 少なくとも前記第1の半導体ウエハについて、前記複数のチップ間を分離するスクライブ線上に溝を形成する工程と、 前記第1及び第2の半導体ウエハの少なくとも一方の表面に接着剤を塗布し、前記第1及び第2の半導体ウエハを相互に重ね合わせて加圧し、前記溝内に余剰の接着剤を収容する工程と、 前記第1及び第2の半導体ウエハの接続用電極間を接続する工程とを有することを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18
FI (1件):
H01L25/08 B
引用特許:
出願人引用 (2件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願2005-077050   出願人:エルピーダメモリ株式会社
  • 多層回路基板及びその製造方法
    公報種別:公開公報   出願番号:特願平10-002195   出願人:株式会社日立製作所, 日立電線株式会社
審査官引用 (3件)

前のページに戻る