特許
J-GLOBAL ID:200903004921325348
薄膜トランジスタ装置、画像表示装置およびその製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
井上 学
公報種別:公開公報
出願番号(国際出願番号):特願2006-332763
公開番号(公開出願番号):特開2008-147418
出願日: 2006年12月11日
公開日(公表日): 2008年06月26日
要約:
【課題】 薄型軽量画像表示装置の、衝撃や曲げに対する耐久性を向上し、湾曲させた利用や曲面実装を可能にし、さらに製造工程数の削減による製造コストを低減し、大型化を容易にすること。【解決手段】 複数の画素により構成された表示部と、表示部の制御を行う周辺集積回路を有する画像表示装置において、表示装置を衝撃や曲げに対する耐久性の高い支持基板上に設け、画素回路を有機半導体TFTで構成し、周辺集積回路を低温多結晶Si-TFTで構成し、この周辺集積回路を製造した時の支持基板を除去して表示装置の支持基板上に設け、画素回路と周辺集積回路を同一配線層で接続する。【選択図】 図1
請求項(抜粋):
複数の回路ブロックを有するマトリックスアレイ部と、前記アレイ部周辺に配置された複数の回路ブロックにより構成される周辺集積回路部とを有する薄膜トランジスタ(TFT(Thin-Film-Transistor))装置において、
前記マトリクスアレイ部の回路素子が有機半導体TFT素子を用いて構成され、前記周辺集積回路素子がSiトランジスタ素子又は多結晶Si-TFT素子の少なくとも一方を用いて構成され、
前記回路素子及び、前記Siトランジスタ素子又は多結晶Si-TFT素子の少なくとも一方が同一基板上に設けられ、
前記有機半導体TFT素子の電極と、前記Siトランジスタ素子又は多結晶Si-TFT素子の少なくとも一方の電極との間が基板上に設けた配線層によって、接続されていることを特徴とする薄膜トランジスタ装置。
IPC (5件):
H01L 29/786
, H01L 21/336
, G02F 1/136
, G02F 1/134
, G09F 9/30
FI (6件):
H01L29/78 612B
, H01L29/78 618B
, H01L29/78 627D
, G02F1/1368
, G02F1/1345
, G09F9/30 338
Fターム (66件):
2H092GA59
, 2H092JA24
, 2H092KA03
, 2H092KA04
, 2H092KA09
, 2H092KA13
, 2H092KB22
, 2H092MA10
, 2H092MA12
, 2H092MA30
, 2H092MA41
, 2H092NA22
, 2H092NA25
, 2H092NA27
, 2H092PA01
, 2H092PA06
, 5C094AA15
, 5C094AA31
, 5C094AA36
, 5C094AA43
, 5C094AA44
, 5C094BA03
, 5C094BA27
, 5C094BA43
, 5C094CA19
, 5C094DA06
, 5C094FB01
, 5C094FB14
, 5C094GB10
, 5F110AA16
, 5F110BB02
, 5F110CC02
, 5F110CC03
, 5F110DD01
, 5F110DD11
, 5F110EE02
, 5F110EE04
, 5F110EE41
, 5F110EE44
, 5F110FF01
, 5F110FF02
, 5F110FF30
, 5F110GG02
, 5F110GG05
, 5F110GG12
, 5F110GG13
, 5F110GG41
, 5F110GG44
, 5F110HK02
, 5F110HK03
, 5F110HK31
, 5F110HK33
, 5F110HL03
, 5F110HL23
, 5F110NN02
, 5F110NN27
, 5F110NN32
, 5F110NN71
, 5F110NN77
, 5F110NN78
, 5F110PP03
, 5F110QQ08
, 5F110QQ11
, 5F110QQ12
, 5F110QQ16
, 5F110QQ19
引用特許:
出願人引用 (5件)
-
2004-134694号公報
-
米国特許第6905906号公報
-
特開昭64-2088号公報
全件表示
審査官引用 (6件)
全件表示
前のページに戻る