特許
J-GLOBAL ID：200903005255545164
電界効果トランジスタ
発明者：
,
出願人/特許権者：
,
代理人 (2件)：
恩田 博宣
, 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平9-334453
公開番号（公開出願番号）：特開平11-168207
出願日： 1997年12月04日
公開日（公表日）： 1999年06月22日
要約：
【要約】【課題】新規な構成にてゲート電極とゲートコンタクト層界面のショットキー障壁高さを大きくし、ゲートリーク電流を低減できる電界効果トランジスタを提供する。【解決手段】InP基板1上に、i型In0.53Ga0.47Asチャネル層3と、n型In0.52Al0.48Asドープ層5と、膜厚20nmのi型In0.2 Al0.8 Asゲートコンタクト層6と、n型In0.53Ga0.47Asオーミックコンタクト層7とが積層され、オーミックコンタクト層7に、底面がゲートコンタクト層6に達するリセス8が形成されている。リセス8内のゲートコンタクト層6にゲート電極9がショットキー接触している。ソース・ドレイン電極10,11がオーミックコンタクト層7にオーミック接触している。
請求項（抜粋）：
InP基板上に、少なくとも、電子がキャリアとして移動するチャネル層と、該チャネル層に電子を供給するn型の不純物がドープされた電子供給層と、ゲート電極がショットキー接触するInAlAs系材料よりなるゲートコンタクト層とがヘテロ接合にて積層された構造をなす電界効果トランジスタであって、前記ゲートコンタクト層として、In<SB>X </SB>Al<SB>1-X </SB>Asの組成を、0<X<0.52としたことを特徴とする電界効果トランジスタ。
IPC (3件)：
H01L 29/778
, H01L 21/338
, H01L 29/812
