特許
J-GLOBAL ID：200903006252553871
バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-218428
公開番号（公開出願番号）：特開平9-116267
出願日： 1996年08月20日
公開日（公表日）： 1997年05月02日
要約：
【要約】【課題】寸法および間隔の精度が高い積み重ねバイアを有する多層回路基板を製造するための方法を提供する。【解決手段】導電パターンを持つ基体積層物1に誘電体を被覆する。この誘電体は、フォトリソグラフィー処理されて、下引きとなった導電パターンの選択された領域を露出する穴が形成される。誘電体を貫通する穴は、基体積層物の表面と導電パターンとをバイア接続するためにメッキされる。バイアによって作られた窪みには、導電性で、かつハンダ付け可能なポリマーが充填される。ポリマーを硬化することによって導電性プラグにする。基板構造上に第二の誘電体層を堆積し、続いて下にあるメッキされたバイアおよびプラグを露出するためにフォトリソグラフィー処理を行う。第二の誘電体の穴をメッキ34し、かつ導電性ポリマー37を充填し、下になった第一のバイアに対して垂直方向に並び、かつ電気的に接続するようにする。
請求項（抜粋）：
積み重ねバイアを有する多層回路基板を製造する方法であって、基体積層物を貫通する穴を形成する工程と、前記基体積層物の前面および裏面に電気的相互接続パターンを形成する工程と、前記基体積層物の一面から前記穴を遮蔽する工程と、前記基体積層物の他の面から導電性ポリマーによって前記穴を充填する工程と、前記穴を貫通する導電性プラグを形成するために前記ポリマーを硬化させる工程と、前記基体積層物の一面に第一の誘電体層を形成する工程と、前記第一の誘電体層を通じて前記電気的相互接続パターンの領域を露出するために、前記第一の誘電体層の領域を選択的に除去する工程と、選択的に除去された領域にバイアを形成するために、メッキする工程と、前記バイアに導電性ポリマーを充填する工程と、前記充填されたバイア内に導電性プラグを形成するために前記ポリマーを硬化させる工程と、を有することを特徴とする多層回路基板の製造方法。
IPC (2件)：
FI (4件)：
H05K 3/46 N
, H05K 3/46 K
, H05K 3/46 X
, H01L 23/12 N
