特許
J-GLOBAL ID：200903006356162955

薄膜トランジスタアレイ基板、その製造方法、及び表示装置

発明者：
山吉 一司

山吉 一司 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2007-106012
公開番号（公開出願番号）：特開2008-263128
出願日： 2007年04月13日
公開日（公表日）： 2008年10月30日
要約：
【課題】高信頼性で性能の安定した薄膜トランジスタアレイ基板、その製造方法、及び表示装置を提供すること【解決手段】本発明にかかる薄膜トランジスタアレイ基板は、基板1上に形成され、ソース/ドレイン領域31a、及びチャネル領域32aを有し、ソース/ドレイン領域31aのチャネル幅方向の寸法がチャネル領域32aのチャネル幅よりも小さく形成された半導体層3aと、半導体層3a上に形成されたゲート絶縁膜4aと、ゲート絶縁膜4aを介してチャネル領域32aの対面に配置されるゲート電極5と、ゲート電極5及びゲート絶縁膜4aを覆う層間絶縁膜6と、層間絶縁膜6及びゲート絶縁膜4aを貫通するコンタクトホール7a、7bを介してソース/ドレイン領域31aと接続するメタル電極8と、を備えるものである。【選択図】 図2
請求項（抜粋）：
基板上に形成され、ソース/ドレイン領域、及び前記ソース/ドレイン領域間に配置されたチャネル領域を有し、前記ソース/ドレイン領域のチャネル幅方向の寸法が前記チャネル領域のチャネル幅よりも小さく形成された半導体層と、 前記半導体層上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜を介して前記チャネル領域の対面に配置されるゲート電極と、 前記ゲート電極及び前記ゲート絶縁膜を覆う層間絶縁膜と、 前記層間絶縁膜及び前記ゲート絶縁膜を貫通するコンタクトホールを介して前記ソース/ドレイン領域と接続する電極と、を備える薄膜トランジスタアレイ基板。
IPC (2件)：
H01L 29/786 ,  G02F 1/136
FI (2件)：
H01L29/78 618C ,  G02F1/1368
Fターム (47件)：
2H092JA25 ,  2H092JA28 ,  2H092JA29 ,  2H092JA32 ,  2H092JA36 ,  2H092JA42 ,  2H092JA46 ,  2H092JB56 ,  2H092KA04 ,  2H092MA15 ,  2H092MA18 ,  2H092NA21 ,  5F110AA12 ,  5F110BB02 ,  5F110BB04 ,  5F110CC02 ,  5F110DD02 ,  5F110DD03 ,  5F110DD13 ,  5F110DD14 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG22 ,  5F110GG23 ,  5F110GG35 ,  5F110GG44 ,  5F110HJ01 ,  5F110HJ12 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL03 ,  5F110HL04 ,  5F110HL06 ,  5F110HL12 ,  5F110HL23 ,  5F110HM15 ,  5F110NN03 ,  5F110NN04 ,  5F110NN23 ,  5F110NN24 ,  5F110PP03 ,  5F110QQ01 ,  5F110QQ11
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM