特許
J-GLOBAL ID：200903006531296765

誘電層を形成する方法及び関連するデバイス

発明者：
ロナルド クセ

ロナルド クセ について

, 
安田 哲二

安田 哲二 について


出願人/特許権者：
インテル コーポレイション

インテル コーポレイション について


代理人 (3件)： 伊東 忠彦 ,  大貫 進介 ,  伊東 忠重
公報種別：公開公報
出願番号（国際出願番号）：特願2004-137665
公開番号（公開出願番号）：特開2004-336057
出願日： 2004年05月06日
公開日（公表日）： 2004年11月25日
要約：
【課題】 本発明の目的は、誘電層を形成する方法、及びそれに関連するデバイスを提供する。【解決手段】 誘電層は、中間の厚さまで誘電層を沈着することによって、かつ中間の厚さの誘電層に窒化処理を適用することによって形成されてよい。次いで、誘電層は最終的な所望の厚さまで沈着されてよい。【選択図】 図2
請求項（抜粋）：
半導体基板に誘電層を形成する方法であって、該方法は、 中間の厚さまで前記誘電層を沈着することと、 前記誘電層に対して窒素の組み込みを増強するために前記中間の厚さの誘電層に窒化処理を適用することと、 前記誘電層を最終的な厚さまで沈着することと、を含み、 前記中間の厚さは前記誘電層の最終的な厚さよりも薄いことを特徴とする方法。
IPC (2件)：
H01L21/316 ,  H01L21/318
FI (2件)：
H01L21/316 P ,  H01L21/318 C
Fターム (24件)：
5F058BA01 ,  5F058BA20 ,  5F058BB01 ,  5F058BB02 ,  5F058BC02 ,  5F058BC03 ,  5F058BC04 ,  5F058BD04 ,  5F058BD05 ,  5F058BD10 ,  5F058BD12 ,  5F058BD15 ,  5F058BD18 ,  5F058BF02 ,  5F058BF03 ,  5F058BF04 ,  5F058BF05 ,  5F058BF06 ,  5F058BF07 ,  5F058BH03 ,  5F058BH04 ,  5F058BH15 ,  5F058BH16 ,  5F058BJ01
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM