特許
J-GLOBAL ID：200903006602999142
非対称結晶構造メモリセル
発明者：
,
,
,
,
出願人/特許権者：
代理人 (3件)：
山本 秀策
, 安村 高明
, 大塩 竹志
公報種別：公開公報
出願番号（国際出願番号）：特願2004-132264
公開番号（公開出願番号）：特開2004-349689
出願日： 2004年04月27日
公開日（公表日）： 2004年12月09日
要約：
【課題】 非対称構造メモリセルおよび製造方法が提供すること。【解決手段】 この方法は、下部電極を形成するステップと、下部電極の上に多結晶構造を有する第1の電気パルス変動抵抗(EPVR)層を形成するステップと、第1の層に隣接する、ナノ結晶またはアモルファス構造のいずれかを有する第2のEPVR層を形成するステップと、第1および第2のEPVR層上に載る、上部電極を形成するステップとを包含する。EPVR材料には、CMR、高温超伝導体(HTSC)、またはペロブスカイト酸化金属材料が含まれる。ある局面において、第1のEPVR層は、有機金属スピンコート(MOD)プロセスを用いて、摂氏550〜700度の範囲内の温度で堆積される。第2のEPVR層は、第1の層の堆積温度以下の温度で形成される。溶媒を除去するさらなるステップの後、MOD堆積された第2の層が摂氏550度以下の温度で形成される。【選択図】 図5
請求項（抜粋）：
非対称結晶構造メモリセルを形成する方法であって、
下部電極を形成するステップと、
該下部電極上に載る、多結晶構造を有する第1の電気パルス変動抵抗(EPVR)材料の層を形成するステップと、
該第1の層に隣接する、ナノ結晶およびアモルファスからなる群から選択される構造を有する第2のEPVR層を形成するステップと、
該第1および第2のEPVR層上に載る上部電極を形成するステップと
を包含する、方法。
IPC (1件)：
FI (1件)：
Fターム (8件)：
5F083FZ10
, 5F083JA21
, 5F083JA36
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083PR22
, 5F083PR23
