特許
J-GLOBAL ID：200903007042724122

半導体装置およびその製造方法

発明者：
山形 修

山形 修 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2003-415516
公開番号（公開出願番号）：特開2005-175317
出願日： 2003年12月12日
公開日（公表日）： 2005年06月30日
要約：
【課題】製造工程においてウェハの反りが抑制され、作業性が低下することはなく、高スループット化できるSiP形態の半導体装置とその製造方法を提供する。【解決手段】半導体基板10a上に複数の樹脂層(20〜23)が積層して絶縁層が形成され、電子回路に接続するように絶縁層中に埋め込まれて配線層(30〜35)が形成され、絶縁層上に、実装基板に実装されたときに発生する応力を緩和する絶縁性のバッファ層24が形成され、バッファ層を貫通して配線層に接続して導電性ポスト36が形成され、バッファ層の表面から突出するように導電性ポストに接続して突起電極37が形成されている。ここで、絶縁層を構成する樹脂層(20〜23)は半導体基板10aの外周部を除く領域において形成され、また、バッファ層24は複数の樹脂層(20〜23)のうちの最大の面積で設けられた樹脂層の形成領域を越えない領域において形成されている。【選択図】図1
請求項（抜粋）：
電子回路が設けられた半導体を含んでパッケージ化され、実装基板に実装されて用いられる半導体装置であって、 基板と、 前記基板の外周部を除く領域において、前記基板上に複数の樹脂層が積層して形成された絶縁層と、 前記電子回路に接続するように前記絶縁層中に埋め込まれて形成された配線層と、 前記複数の樹脂層のうちの最大の面積で設けられた樹脂層の形成領域を越えない領域における前記絶縁層上に形成され、前記実装基板に実装されたときに発生する応力を緩和する絶縁性のバッファ層と、 前記バッファ層を貫通して前記配線層に接続して形成された導電性ポストと、 前記バッファ層の表面から突出するように前記導電性ポストに接続して形成された突起電極と を有する半導体装置。
IPC (3件)：
H01L23/12 ,  H01L21/3205 ,  H01L21/60
FI (3件)：
H01L23/12 501P ,  H01L21/92 604S ,  H01L21/88 T
Fターム (24件)：
5F033HH07 ,  5F033HH11 ,  5F033HH18 ,  5F033JJ11 ,  5F033JJ18 ,  5F033KK11 ,  5F033KK18 ,  5F033MM05 ,  5F033NN06 ,  5F033NN19 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ19 ,  5F033QQ27 ,  5F033QQ30 ,  5F033QQ37 ,  5F033QQ74 ,  5F033RR21 ,  5F033RR22 ,  5F033RR27 ,  5F033SS21 ,  5F033SS22 ,  5F033VV07 ,  5F033XX19
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM