特許
J-GLOBAL ID:200903007338303467
位相比較回路および半導体集積回路
発明者:
,
出願人/特許権者:
代理人 (1件):
石田 敬 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-006796
公開番号(公開出願番号):特開平10-209857
出願日: 1997年01月17日
公開日(公表日): 1998年08月07日
要約:
【要約】【課題】 高速のクロック信号を使用したDLL回路において、各入力信号を分周した後に位相比較を行う場合、それぞれの分周器が別々のタイミングでクロックを分周してしまうと、分周した後の信号の関係によっては同期を取ることができないことがある。【解決手段】 第1の信号SAおよび第2の信号SBの位相を比較する位相比較回路であって、前記第1の信号を第3の信号SSに応じて、nを2以上の整数として、1/n分周する第1の制御回路311と、前記第2の信号を前記第3の信号に応じて1/n分周する第2の制御回路312と、前記第1の制御回路の出力信号SA’および前記第2の制御回路の出力信号SB’の位相を比較する位相比較部310とを具備するように構成する。
請求項(抜粋):
第1の信号および第2の信号の位相を比較する位相比較回路であって、前記第1の信号を第3の信号に応じて、nを2以上の整数として、1/n分周する第1の制御回路と、前記第2の信号を前記第3の信号に応じて1/n分周する第2の制御回路と、前記第1の制御回路の出力信号および前記第2の制御回路の出力信号の位相を比較する位相比較部とを具備することを特徴とする位相比較回路。
IPC (5件):
H03L 7/085
, G06F 1/10
, G11C 11/407
, H03K 5/26
, H03L 7/00
FI (6件):
H03L 7/08 A
, H03K 5/26 G
, H03L 7/00 D
, G06F 1/04 330 A
, G11C 11/34 354 C
, G11C 11/34 362 S
引用特許:
出願人引用 (9件)
-
位相同期回路
公報種別:公開公報
出願番号:特願平6-119307
出願人:松下電器産業株式会社
-
周波数シンセサイザ
公報種別:公開公報
出願番号:特願平6-238163
出願人:富士通株式会社
-
PLLシンセサイザ回路
公報種別:公開公報
出願番号:特願平4-011906
出願人:富士通株式会社, 富士通ヴィエルエスアイ株式会社
-
特開平3-226012
-
特開昭63-305612
-
半導体論理回路
公報種別:公開公報
出願番号:特願平6-195808
出願人:富士通株式会社
-
DLL回路
公報種別:公開公報
出願番号:特願平6-267741
出願人:三菱電機株式会社
-
特開昭63-210667
-
特開昭59-075707
全件表示
審査官引用 (8件)
-
位相同期回路
公報種別:公開公報
出願番号:特願平6-119307
出願人:松下電器産業株式会社
-
周波数シンセサイザ
公報種別:公開公報
出願番号:特願平6-238163
出願人:富士通株式会社
-
PLLシンセサイザ回路
公報種別:公開公報
出願番号:特願平4-011906
出願人:富士通株式会社, 富士通ヴィエルエスアイ株式会社
-
特開平3-226012
-
特開平3-226012
-
特開昭63-305612
-
特開昭63-305612
-
半導体論理回路
公報種別:公開公報
出願番号:特願平6-195808
出願人:富士通株式会社
全件表示
前のページに戻る