特許
J-GLOBAL ID：200903008180845719
半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-021142
公開番号（公開出願番号）：特開平11-220023
出願日： 1998年02月02日
公開日（公表日）： 1999年08月10日
要約：
【要約】【課題】 上層配線層と下層配線層とを接続する際に、配線層間の抵抗を減少させることを課題とする。【解決手段】 少なくとも下層配線層1、層間絶縁膜2及び上層配線層10をこの順で有し、下層配線層1から上層配線層10に向かって層間絶縁膜2を貫通するように形成されたビアホール5aと、ビアホール5a内に形成されたプラグ10aと、プラグ10aと層間絶縁膜2間に形成されたバリアメタル層7とを備えてなり、下層配線層1と上層配線層10がプラグ10aと直接接することを特徴とする半導体装置により上記課題を解決する。
請求項（抜粋）：
少なくとも下層配線層、層間絶縁膜及び上層配線層をこの順で有し、下層配線層から上層配線層に向かって層間絶縁膜を貫通するように形成されたビアホールと、ビアホール内に形成されたプラグと、プラグと層間絶縁膜間に形成されたバリアメタル層とを備えてなり、下層配線層と上層配線層がプラグと直接接することを特徴とする半導体装置。
IPC (2件)：
H01L 21/768
, H01L 21/28 301
H01L 21/90 B
, H01L 21/28 301 L
