被膜の処理方法およびこの方法を用いた半導体素子の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：小山有
公報種別：公開公報
出願番号（国際出願番号）：特願2000-222723
公開番号（公開出願番号）：特開2002-043423
出願日： 2000年07月24日
公開日（公表日）： 2002年02月08日
要約：

【要約】【課題】レジストパターンをアッシングする際にシリカ被膜(層間絶縁膜)が損傷を受けにくくなる被膜の処理方法を提供する。【解決手段】基板上に形成された低誘電率のシリカ系被膜をレジストパターンを介してエッチング処理した後、ヘリウムガスなどの不活性ガスガスから誘導されるプラズマにより、前記エッチング処理後のシリカ系被膜を処理する。これにより、後工程のレジストパターンのアッシングの際に、シリカ系被膜が損傷することがなく、低い誘電率を維持することができる。

請求項（抜粋）：

基板上に誘電率3.2以下のシリカ系被膜を形成し、このシリカ系被膜をレジストパターンを介してエッチング処理した後、不活性ガスから誘導されるプラズマにより前記エッチング処理後のシリカ系被膜を処理し、この後前記レジストパターンをアッシングすることを特徴とする被膜の処理方法。

IPC (4件)：

H01L 21/768 , H01L 21/027 , H01L 21/3065 , H01L 21/3205

FI (4件)：

H01L 21/90 Q , H01L 21/30 572 A , H01L 21/302 H , H01L 21/88 K

Fターム (34件)：

5F004AA09 , 5F004AA14 , 5F004BD01 , 5F004CA01 , 5F004DA22 , 5F004DA23 , 5F004DA25 , 5F004DB03 , 5F004DB26 , 5F004DB27 , 5F004EA28 , 5F033HH08 , 5F033HH11 , 5F033MM02 , 5F033MM10 , 5F033MM12 , 5F033MM13 , 5F033PP27 , 5F033QQ09 , 5F033QQ48 , 5F033QQ54 , 5F033QQ85 , 5F033RR09 , 5F033RR25 , 5F033RR29 , 5F033SS21 , 5F033XX05 , 5F033XX10 , 5F033XX24 , 5F033XX25 , 5F033XX34 , 5F046AA20 , 5F046MA12 , 5F046MA18

引用特許：

審査官引用 (8件)

ビアホール内の配線形成方法
公報種別：公開公報出願番号：特願平6-119061 出願人：川崎製鉄株式会社
特開平4-263428
多層配線構造の形成方法
公報種別：公開公報出願番号：特願平10-241887 出願人：東京応化工業株式会社

全件表示

前のページに戻る