特許
J-GLOBAL ID:200903008612278101
メモリ膜およびその製造方法、並びにメモリ素子、半導体記憶装置、半導体集積回路および携帯電子機器
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
青山 葆 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-261629
公開番号(公開出願番号):特開2003-068896
出願日: 2001年08月30日
公開日(公表日): 2003年03月07日
要約:
【要約】【課題】 低電圧で動作可能な、メモリ膜を提供すること。【解決手段】 第1の電極となる半導体基板211と、半導体基板211上に形成された第1の絶縁膜212と、第1の絶縁膜212上に形成された第1の導電体膜213と、第1の導電体膜213上に形成された第2の導電体からなる微粒子221を含む窒化シリコン膜231と、シリコン窒化膜231上に形成された第2の電極となる第3の導電体膜219とを備える。
請求項(抜粋):
第1の電極となる半導体基板と、上記半導体基板上に形成された第1の絶縁膜と、上記第1の絶縁膜上に形成された第1の導電体膜と、上記第1の導電体膜上に形成された、シリコン窒化膜と第2の導電体膜とからなる積層膜と、上記積層膜上に形成された第2の絶縁膜と、上記第2の絶縁膜上に形成された第2の電極となる第3の導電体膜とからなることを特徴とするメモリ膜。
IPC (4件):
H01L 21/8247
, H01L 27/115
, H01L 29/788
, H01L 29/792
FI (2件):
H01L 29/78 371
, H01L 27/10 434
Fターム (23件):
5F083EP17
, 5F083EP23
, 5F083EP79
, 5F083ER30
, 5F083GA05
, 5F083GA09
, 5F083HA02
, 5F083JA53
, 5F083LA12
, 5F083LA16
, 5F083PR21
, 5F083PR39
, 5F101BA45
, 5F101BA54
, 5F101BB02
, 5F101BD22
, 5F101BD30
, 5F101BD34
, 5F101BD36
, 5F101BE06
, 5F101BE07
, 5F101BH02
, 5F101BH05
引用特許:
前のページに戻る