特許
J-GLOBAL ID：200903009707323976
CMOSイメージセンサの製造方法
発明者：
出願人/特許権者：
代理人 (6件)：
三枝 英二
, 舘 泰光
, 眞下 晋一
, 松本 公雄
, 立花 顕治
, 井内 龍二
公報種別：公開公報
出願番号（国際出願番号）：特願2003-430858
公開番号（公開出願番号）：特開2004-214665
出願日： 2003年12月25日
公開日（公表日）： 2004年07月29日
要約：
【課題】 スペーサ形成用絶縁膜のドライエッチングによるフォトダイオード領域の損傷を抑え、駆動時の暗電流特性が改善可能なCMOSイメージセンサの製造方法を提供すること。 【解決手段】 フィールド絶縁膜32、及びゲート電極33aを形成した基板30上のエピタキシャル層31上面にイオン注入用酸化膜35を形成し、フォトダイオード領域37、38を形成し、フォトダイオード領域形成マスク36を除去した後、窒化膜39、酸化膜40の順で積層したスペーサ形成用絶縁膜を形成し、酸化膜40をドライエッチングして、ゲート電極33aの両側壁の窒化膜39上に酸化膜スペーサ41を形成した後、ドライエッチングによって露出された窒化膜39を、ウェットエッチングにより除去し、フォトダイオード領域37、38と反対側のゲート電極33a片側のエピタキシャル層31表層部にフローティング拡散領域43を形成する。【選択図】 図2F
請求項（抜粋）：
フォトダイオード領域とトランスファートランジスタとを含んで構成されたCMOSイメージセンサの製造方法において、
基板上に形成されたエピタキシャル層の一定領域に活性領域とフィールド領域とを画定するフィールド絶縁膜を形成するフィールド絶縁膜形成ステップと、
前記活性領域の前記エピタキシャル層上に前記トランスファートランジスタのゲート電極を形成するゲート電極形成ステップと、
前記ゲート電極の片側の前記活性領域における前記エピタキシャル層表層部に前記フォトダイオード領域を形成するフォトダイオード領域形成ステップと、
前記エピタキシャル層、前記フィールド絶縁膜、及び前記ゲート電極を含む全体構造の露出した表面に、酸化膜と窒化膜とを積層したスペーサ形成用絶縁膜を形成するスペーサ形成用絶縁膜形成ステップと、
前記フォトダイオード領域における前記エピタキシャル層上面、及び前記フォトダイオード領域側の前記ゲート電極の端部上面を覆い、前記ゲート電極の反対側の端部上面を露出させるスペーサマスクを形成するスペーサマスク形成ステップと、
前記スペーサマスク下に前記スペーサ形成用絶縁膜を残しつつ、前記スペーサ形成用絶縁膜をドライエッチングして、前記フォトダイオード領域と反対側の前記ゲート電極側壁にスペーサを形成するスペーサ形成ステップと、
前記スペーサマスクを除去するスペーサマスク除去ステップと、
前記フォトダイオード領域と反対側の前記ゲート電極片側の前記エピタキシャル層表層部にフローティング拡散領域を形成するフローティング拡散領域形成ステップとを含むことを特徴とするCMOSイメージセンサの製造方法。
IPC (2件)：
FI (3件)：
H01L27/14 A
, H04N5/335 E
, H04N5/335 U
4M118AA05
, 4M118AB01
, 4M118BA14
, 4M118CA03
, 4M118EA06
, 4M118EA07
, 4M118EA14
, 4M118FA06
, 4M118FA08
, 4M118FA33
, 4M118FA42
, 5C024CX32
, 5C024CY47
, 5C024GY31
