特許
J-GLOBAL ID：200903009715272906
半導体集積回路の配置配線方法
発明者：
出願人/特許権者：
代理人 (1件)：
丸山 隆夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-129260
公開番号（公開出願番号）：特開平11-330252
出願日： 1998年05月12日
公開日（公表日）： 1999年11月30日
要約：
【要約】【課題】 半導体集積回路の低消費電力化および設計期間短縮化を図り、かつ、配線性を向上させる半導体集積回路の配置配線方法を提供する。【解決手段】 本発明は、論理合成ツール1により論理合成用予測配線長ライブラリ2と論理合成用ライブラリ3とを用いてLSI用のネットリスト4を作成する工程と、ネットリスト4をLSIに自動で配置する自動配置工程5と、この工程で配置されたブロックにて配線が可能かどうかを確認する概略配線工程6と、この工程の結果を用いて過大遅延マージンおよび過大容量マージンを含んだブロックを検出する変更可能ブロック検出工程7と、この工程において検出されたブロックを変更または削除するブロック変更削除工程8と、この工程によりブロックを変更削除した結果を用いて最終的な配線を行う詳細配線工程9と、この工程の後に実施されるES作成工程10とを有することにより、半導体集積回路の低消費電力化および設計期間短縮化を図り、かつ、配線性を向上させる。
請求項（抜粋）：
概略配線工程後に過大遅延マージンおよび過大容量マージンを含んだブロックを検出する工程と、前記過大遅延マージンおよび過大容量マージンを含むブロックを変更または削除する工程とを有することを特徴とする半導体集積回路の配置配線方法。
IPC (2件)：
FI (3件)：
H01L 21/82 C
, G06F 15/60 658 T
, H01L 21/82 W
