特許
J-GLOBAL ID：200903009826439192

半導体装置及びその製造方法

発明者：
中村 禎志

中村 禎志 について

, 
安藤 大蔵

安藤 大蔵 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-271525
公開番号（公開出願番号）：特開2002-083899
出願日： 2000年09月07日
公開日（公表日）： 2002年03月22日
要約：
【要約】【課題】 半導体素子と同サイズであると共に、個片で実装する組立工程を不要とすることにより製造費の低い半導体チップ装置及びその製造方法を提供する。【解決手段】 本発明の半導体チップ装置は、表面を複数の区画に分割し、各区画上に薄膜回路を設けたウエハ基板と、ウエハ基板の各区画内で薄膜回路に配設した複数の第1電極パッドに、夫々、対応する位置に形成された複数の貫通孔を有すると共に、ウエハ基板の表面に被覆される絶縁性基材と、絶縁性基材の貫通孔に導電性材料を充填して形成される複数のビアホールと、絶縁性基材のウエハ基板と反対側の面の上で、一端を各ビアホールに接合させると共に他端を所定位置まで延在させて、ウエハ基板の各区画に対応する領域内に夫々の他端部を分散させて配置した複数の導電層と、導電層の夫々の他端部に配設した複数の第2電極パッドとを備える半導体ウエハ装置を区画ごとに切断して形成される。
請求項（抜粋）：
表面を複数の区画に分割し、各区画上に薄膜回路を設けたウエハ基板と、ウエハ基板の各区画内で薄膜回路に配設した複数の第1電極パッドに、夫々、対応する位置に形成された複数の貫通孔を有すると共に、ウエハ基板の表面に被覆される絶縁性基材と、絶縁性基材の貫通孔に導電性材料を充填して形成される複数のビアホールと、絶縁性基材のウエハ基板と反対側の面の上で、一端を各ビアホールに接合させると共に他端を所定位置まで延在させて、ウエハ基板の各区画に対応する領域内に夫々の他端部を分散させて配置した複数の導電層と、導電層の夫々の他端部に配設した複数の第2電極パッドとを備える半導体ウエハ装置。
IPC (3件)：
H01L 23/12 501 ,  H01L 23/12 ,  H01L 21/301
FI (4件)：
H01L 23/12 501 P ,  H01L 23/12 501 F ,  H01L 23/12 501 T ,  H01L 21/78 Q
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM