半導体記憶装置

発明者： ,
出願人/特許権者：
代理人 (1件)：青山葆 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2003-033678
公開番号（公開出願番号）：特開2003-332474
出願日： 2003年02月12日
公開日（公表日）： 2003年11月21日
要約：

【要約】【課題】従来の1つの電界効果トランジスタで2ビットの記憶が可能な不揮発性メモリは、ゲート絶縁膜がONO膜の3層構造であり、薄膜化が困難であるため、素子の微細化が困難であるという問題があった。すなわち、ゲート絶縁膜の膜厚に関するスケーリングが困難であり、短チャネル効果の増大を招くことにより、素子の微細化が果たせなかった。【解決手段】ゲート電極側壁の両側にゲート絶縁膜と独立した2つの電荷保持部を形成することで、電荷保持部が担うメモリ機能と、ゲート絶縁膜が担うトランジスタ動作機能とを分離する。ゲート電極の両側に形成された2つの電荷保持部はゲート電極により分離されているので書換え時の干渉が効果的に抑制される。したがって、1つのトランジスタで2ビットの記憶保持を実現しながら、更に微細化することができる半導体記憶装置を提供される。

請求項（抜粋）：

半導体基板と、上記半導体基板上に形成されたゲート絶縁膜と、上記ゲート絶縁膜上に形成された単一のゲート電極と、上記単一のゲート電極側壁の両側に形成された2つの電荷保持部と、上記2つの電荷保持部のそれぞれに対応する2つの拡散層領域と、上記単一のゲート電極下に配置されたチャネル領域とを備え、上記電荷保持部は、電荷を蓄積する機能を有する第1の絶縁体からなる膜が、第2の絶縁体と第3の絶縁体とに挟まれた構造を有し、上記電荷保持部は、上記第1の絶縁体に保持された電荷の多寡により、上記ゲート電極に電圧を印加した際の上記一方の拡散層領域から他方の拡散層領域に流れる電流量を変化させるように構成されてなることを特徴とする半導体記憶装置。

IPC (4件)：

H01L 21/8247 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (2件)：

H01L 29/78 371 , H01L 27/10 434

Fターム (30件)：

5F083EP02 , 5F083EP18 , 5F083EP22 , 5F083EP25 , 5F083EP26 , 5F083EP54 , 5F083ER02 , 5F083ER11 , 5F083ER30 , 5F083HA02 , 5F083HA06 , 5F083JA02 , 5F083JA04 , 5F083JA06 , 5F083JA37 , 5F083JA39 , 5F083JA53 , 5F083ZA12 , 5F083ZA21 , 5F101BA14 , 5F101BA29 , 5F101BA36 , 5F101BA45 , 5F101BB02 , 5F101BB04 , 5F101BC11 , 5F101BE02 , 5F101BE05 , 5F101BE07 , 5F101BF05

引用特許：

出願人引用 (1件)

非対称形電荷捕獲を利用した2ビット非揮発性エレクトリカリー・イレーザブル・プログラマブル半導体メモリ・セル
公報種別：公表公報出願番号：特願2000-505640 出願人：サイファン・セミコンダクターズ・リミテッド

審査官引用 (9件)

半導体装置
公報種別：公開公報出願番号：特願平7-254782 出願人：株式会社東芝
特開昭63-204770
特開昭63-237580

全件表示

前のページに戻る