ひずみ緩和されたSiGeオン・インシュレータ及びその製造方法

発明者： , , , , ,
出願人/特許権者：
代理人 (3件)：坂口博 , 市位嘉宏 , 上野剛史
公報種別：公表公報
出願番号（国際出願番号）：特願2003-562993
公開番号（公開出願番号）：特表2005-516395
出願日： 2003年01月16日
公開日（公表日）： 2005年06月02日
要約：

【課題】薄く高品質でひずみ緩和されたSiGeオン・インシュレータ基板材料を形成する方法を提供することにある。【解決手段】この方法は、まずGeの拡散に対し抵抗力のあるバリア層の上に存在する第1の単結晶Si層の表面上にSiGe層または純粋Ge層を形成するステップを含む。任意選択でSiGe層または純粋Ge層の上にSiキャップ層を形成し、その後、第1の単結晶Si層、任意選択のSiキャップ層、およびSiGe層または純粋Ge層の全体にわたってGeの相互拡散を可能にする温度でこれらの様々な層を加熱し、それによりバリア層の上に実質的にひずみ緩和された単結晶SiGe層を形成する。上記のステップに続いて、追加のSiGe再成長および/またはひずみエピタキシャルSi層の形成を行うことができる。SiGeオン・インシュレータ基板材料ならびに少なくともSiGeオン・インシュレータ基板材料を含む構造も本明細書に開示する。

請求項（抜粋）：

(a)第1の単結晶Si層がGe拡散に対し抵抗力のあるバリア層の上に存在するように前記第1の単結晶Si層の表面上にSiGe層または純粋Ge層を形成するステップと、 (b)前記バリア層の上に実質的にひずみ緩和された単結晶SiGe層を形成するため、前記第1の単結晶Si層および前記SiGe層または純粋Ge層の全体にわたってGeの相互拡散を可能にする温度で加熱するステップと、を有する、SiGeオン・インシュレータ基板材料を製造する方法。

IPC (4件)：

H01L27/12 , H01L21/20 , H01L27/08 , H01L29/786

FI (5件)：

H01L27/12 E , H01L21/20 , H01L27/08 331E , H01L29/78 618B , H01L29/78 618E

Fターム (27件)：

5F048AC04 , 5F048BA05 , 5F048BA14 , 5F048BA16 , 5F048BD09 , 5F052JA04 , 5F052KA01 , 5F052KA05 , 5F110AA26 , 5F110BB04 , 5F110DD01 , 5F110DD05 , 5F110DD13 , 5F110DD24 , 5F110GG01 , 5F110GG02 , 5F110GG03 , 5F110GG04 , 5F110GG12 , 5F110GG13 , 5F110GG15 , 5F110GG19 , 5F110GG24 , 5F110GG44 , 5F110GG45 , 5F110GG47 , 5F110QQ17

引用特許：

審査官引用 (6件)

半導体装置及び半導体装置の製造方法
公報種別：公開公報出願番号：特願平11-346561 出願人：株式会社東芝
半導体基板及びその製造方法
公報種別：公開公報出願番号：特願平5-091686 出願人：セイコー電子工業株式会社
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2000-270251 出願人：株式会社東芝

全件表示

引用文献：

審査官引用 (1件)

"Fabrication of strained Si on an ultrathin SiGe-on-insulator virtual substrate with a high-Ge fract

前のページに戻る