特許
J-GLOBAL ID：200903010495639127
半導体素子及びその製造方法
発明者：
出願人/特許権者：
,
代理人 (1件)：
安富 耕二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-025793
公開番号（公開出願番号）：特開平11-224958
出願日： 1998年02月06日
公開日（公表日）： 1999年08月17日
要約：
【要約】【課題】 半導体素子の製造工程中に活性層の熱分解による格子欠陥の発生を防止することにある。【解決手段】 半導体素子の成膜工程において、活性層3の上部に低温成長可能なn型クラッド層8を成長させることにより、前記クラッド層8の成長中における前記活性層3の熱分解による格子欠陥の発生を防止できる。
請求項（抜粋）：
SiC単結晶基板上にp型SiC単結晶からなる第1のクラッド層、In<SB>(1-X)</SB>Ga<SB>X</SB>N(0≦X<1)単結晶からなる活性層、n型Al<SB>(1-Y)</SB>Ga<SB>Y</SB>N(0≦Y≦1)単結晶からなる第2のクラッド層を順に積層したことを特徴とする半導体素子。
引用特許：
前のページに戻る
