接合スペ-サを備えたコンケ-ブキャパシタの製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：八田幹雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-198014
公開番号（公開出願番号）：特開2000-156483
出願日： 1999年07月12日
公開日（公表日）： 2000年06月06日
要約：

【要約】【課題】層間絶縁膜で構成されるコンケーブパターンと下部電極との間に接合スペーサが形成されたコンケーブキャパシタの製造方法を提供する。【解決手段】半導体基板上に層間絶縁膜を形成する。層間絶縁膜をパターニングし、半導体基板の上面を一部露出させるストレージノードホールを備えたコンケーブパターンを形成する。ストレージノードホールによって露出されるコンケーブパターンの側壁に接合スペーサを形成する。ストレージノードホール内にストレージノードホールによって露出される半導体基板の上面及び接合スペーサを包む下部電極を形成する。よって、下部電極のリフティングによってキャパシタの電気的特性が劣化されることを防止できる。

請求項（抜粋）：

(a)半導体基板上に層間絶縁膜を形成する段階と、(b)前記層間絶縁膜をパターニングして前記半導体基板の上面を一部露出させるストレージノードホールを備えたコンケーブパターンを形成する段階と、(c)前記ストレージノードホールによって露出される前記コンケーブパターンの側壁に接合スペーサを形成する段階と、(d)前記ストレージノードホール内に前記ストレージノードホールによって露出される前記半導体基板の上面及び前記接合スペーサを包む下部電極を形成する段階とを含むことを特徴とする半導体メモリ装置のコンケーブキャパシタの製造方法。

IPC (4件)：

H01L 27/108 , H01L 21/8242 , H01L 27/04 , H01L 21/822

FI (2件)：

H01L 27/10 621 Z , H01L 27/04 C

Fターム (17件)：

5F038AC02 , 5F038AC14 , 5F038BH03 , 5F038DF05 , 5F083AD24 , 5F083JA06 , 5F083JA14 , 5F083JA31 , 5F083JA38 , 5F083JA40 , 5F083MA05 , 5F083MA06 , 5F083MA17 , 5F083PR05 , 5F083PR21 , 5F083PR22 , 5F083PR40

引用特許：

審査官引用 (6件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平9-046813 出願人：株式会社東芝
下部電極上に選択的保護膜パタ-ンを具備する半導体装置のキャパシタ及びその製造方法
公報種別：公開公報出願番号：特願平9-231228 出願人：三星電子株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願平4-094075 出願人：株式会社日立製作所

全件表示

前のページに戻る