特許

J-GLOBAL ID：200903011192349394

半導体記憶装置

発明者： 水上 誠 ,  西原 清仁
出願人/特許権者： 株式会社東芝
代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2007-104072
公開番号（公開出願番号）：特開2008-263029
出願日： 2007年04月11日
公開日（公表日）： 2008年10月30日
要約：

【課題】メモリセルアレイと周辺回路との電気的接続を容易にする。【解決手段】半導体記憶装置は、メモリセルアレイ領域と周辺回路領域とを有する基板13と、メモリセルアレイ領域に設けられ、かつ垂直方向に積層された複数のメモリセルを有するメモリセルアレイ11と、周辺回路領域に設けられ、かつメモリセルアレイ11に電気信号を供給する周辺回路12と、メモリセルアレイ11の上面に設けられ、かつ周辺回路12に電気的に接続されたコンタクト34と、メモリセルアレイ11とコンタクト34とを電気的に接続する複数の配線層17とを具備する。そして、メモリセルアレイ11の底面は、周辺回路12の底面より低く設定される。【選択図】 図2

請求項（抜粋）：

メモリセルアレイ領域と周辺回路領域とを有する基板と、 前記メモリセルアレイ領域に設けられ、かつ垂直方向に積層された複数のメモリセルを有するメモリセルアレイと、 前記周辺回路領域に設けられ、かつ前記メモリセルアレイに電気信号を供給する周辺回路と、 前記メモリセルアレイの上面に設けられ、かつ前記周辺回路に電気的に接続されたコンタクトと、 前記メモリセルアレイと前記コンタクトとを電気的に接続する複数の第1の配線層と、 を具備し、 前記メモリセルアレイの底面は、前記周辺回路の底面より低いことを特徴とする半導体記憶装置。

IPC (9件)：

H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/320 ,  H01L 23/52 ,  H01L 29/41 ,  H01L 29/423 ,  H01L 29/49

FI (6件)：

H01L27/10 434 ,  H01L29/78 371 ,  H01L21/88 Z ,  H01L29/44 L ,  H01L29/44 S ,  H01L29/58 G

Fターム (73件)：

4M104BB02 ,  4M104BB03 ,  4M104BB04 ,  4M104BB18 ,  4M104BB28 ,  4M104CC05 ,  4M104EE03 ,  4M104EE12 ,  4M104EE16 ,  4M104EE17 ,  4M104FF01 ,  4M104FF04 ,  4M104FF06 ,  4M104FF11 ,  4M104FF27 ,  4M104GG08 ,  4M104GG09 ,  4M104GG16 ,  4M104GG19 ,  5F033HH04 ,  5F033HH08 ,  5F033HH11 ,  5F033HH19 ,  5F033HH25 ,  5F033HH28 ,  5F033JJ04 ,  5F033JJ11 ,  5F033JJ19 ,  5F033JJ25 ,  5F033JJ28 ,  5F033MM17 ,  5F033MM21 ,  5F033MM30 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ48 ,  5F033QQ49 ,  5F033RR04 ,  5F033RR06 ,  5F033TT02 ,  5F033VV06 ,  5F033VV10 ,  5F033VV16 ,  5F033XX00 ,  5F083EP18 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP76 ,  5F083ER03 ,  5F083ER05 ,  5F083ER14 ,  5F083ER16 ,  5F083ER22 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083LA02 ,  5F083LA21 ,  5F083PR25 ,  5F083PR40 ,  5F101BA45 ,  5F101BB05 ,  5F101BC02 ,  5F101BD02 ,  5F101BD22 ,  5F101BD30 ,  5F101BD34 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BH11

引用特許：

出願人引用 (1件)

• メモリセルユニット、不揮発性半導体装置およびそれを備えてなる液晶表示装置
  公報種別：公開公報   出願番号：特願2003-315492   出願人：舛岡富士雄, シャープ株式会社

審査官引用 (4件)

• 半導体記憶装置及びその製造方法
  公報種別：公開公報   出願番号：特願2000-286162   出願人：舛岡富士雄, シャープ株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2004-314328   出願人：株式会社東芝
• 不揮発性メモリ素子及びその製造方法
  公報種別：公開公報   出願番号：特願2008-083967   出願人：三星電子株式会社
• 不揮発性半導体記憶装置及びその製造方法
  公報種別：公開公報   出願番号：特願2006-283117   出願人：株式会社東芝