半導体記憶装置及びその製造方法

発明者： , , , ,
出願人/特許権者： ,
代理人 (1件)：野河信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2000-286162
公開番号（公開出願番号）：特開2002-057231
出願日： 2000年08月11日
公開日（公表日）： 2002年02月22日
要約：

【要約】【課題】電荷蓄積層及び制御ゲートを有する半導体記憶装置のバックバイアス効果による影響を低減させることにより集積度を向上させ、占有面積を増加させずに浮遊ゲートと制御ゲートとの容量の比をより一層増大させるとともに、製造プロセスに起因するセル特性のばらつきが抑制された半導体記憶装置及びその製造方法を提供することを目的とする。【解決手段】半導体基板と、少なくとも1つの島状半導体層、該島状半導体層の側壁の周囲の全部又は一部に形成された電荷蓄積層及び制御ゲートから構成される少なくとも1つのメモリセルとを有する半導体記憶装置であって、前記メモリセルの少なくとも1つが前記半導体基板から電気的に絶縁されてなることを特徴とする半導体記憶装置。

請求項（抜粋）：

半導体基板と、少なくとも1つの島状半導体層、該島状半導体層の側壁の周囲の全部又は一部に形成された電荷蓄積層及び制御ゲートから構成される少なくとも1つのメモリセルとを有する半導体記憶装置であって、前記メモリセルの少なくとも1つが前記半導体基板から電気的に絶縁されてなることを特徴とする半導体記憶装置。

IPC (8件)：

H01L 21/8247 , H01L 27/115 , H01L 21/8244 , H01L 27/11 , H01L 27/108 , H01L 21/8242 , H01L 29/788 , H01L 29/792

FI (4件)：

H01L 27/10 434 , H01L 27/10 381 , H01L 27/10 681 E , H01L 29/78 371

Fターム (45件)：

5F001AA02 , 5F001AA04 , 5F001AA25 , 5F001AA30 , 5F001AA32 , 5F001AA43 , 5F001AC01 , 5F001AD18 , 5F001AD21 , 5F001AD24 , 5F001AD52 , 5F001AD53 , 5F001AG07 , 5F001AG10 , 5F001AG12 , 5F001AG24 , 5F001AG29 , 5F083AD01 , 5F083AD04 , 5F083BS02 , 5F083BS14 , 5F083EP03 , 5F083EP08 , 5F083EP13 , 5F083EP23 , 5F083EP32 , 5F083EP35 , 5F083EP42 , 5F083EP43 , 5F083EP44 , 5F083EP55 , 5F083EP76 , 5F083ER03 , 5F083GA03 , 5F083GA09 , 5F083GA22 , 5F083GA28 , 5F083GA30 , 5F083HA03 , 5F083JA04 , 5F083LA12 , 5F083LA16 , 5F083PR29 , 5F083PR36 , 5F083PR39

引用特許：

審査官引用 (9件)

不揮発性半導体記憶装置の製造方法
公報種別：公開公報出願番号：特願平6-027101 出願人：株式会社東芝
半導体記憶装置及びその製造方法
公報種別：公開公報出願番号：特願平5-126958 出願人：株式会社東芝
特開平4-079369

全件表示

前のページに戻る