特許
J-GLOBAL ID:200903011341813023

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願平11-138759
公開番号(公開出願番号):特開2000-332233
出願日: 1999年05月19日
公開日(公表日): 2000年11月30日
要約:
【要約】【課題】単一正電源で動作し、高効率化が可能であり、かつ、ゲートコンタクトの低抵抗化により高周波特性が向上された半導体装置およびその製造方法を提供する。【解決手段】基板1上に形成された第1導電型不純物を含有する半導体からなる第1キャリア供給層3aと、第1キャリア供給層3aよりも狭いバンドギャップを有し、不純物が添加されていない半導体からなるキャリア走行層4と、キャリア走行層4よりも広いバンドギャップを有する半導体からなり、第1導電型不純物を含有する第2キャリア供給層5aと、第2キャリア供給層5aよりも狭いバンドギャップを有する半導体からなる障壁層6と、ゲート電極11と、ゲート電極11下部の障壁層6に形成された第2導電型不純物を含有する第1低抵抗領域13とを有する半導体装置およびその製造方法。
請求項(抜粋):
基板上に形成された、不純物が添加されていない半導体からなるキャリア走行層と、前記キャリア走行層上に形成され、前記キャリア走行層を構成する半導体よりも広いバンドギャップを有する半導体からなり、キャリアと導電型が同一である第1導電型不純物を含有するキャリア供給層と、前記キャリア供給層上に形成され、前記キャリア供給層を構成する半導体よりも狭いバンドギャップを有する半導体からなる障壁層と、前記障壁層上に所定の間隔をあけて形成されたソース電極およびドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記障壁層上に、前記ソース電極および前記ドレイン電極と離れて形成されたゲート電極と、少なくとも前記ゲート電極下部を含む前記障壁層の一部に形成された、前記第1導電型と導電型が逆である第2導電型不純物を含有する第1低抵抗領域とを有する半導体装置。
IPC (3件):
H01L 29/778 ,  H01L 21/338 ,  H01L 29/812
Fターム (17件):
5F102FA03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GK05 ,  5F102GL04 ,  5F102GM05 ,  5F102GM06 ,  5F102GM08 ,  5F102GN05 ,  5F102GQ03 ,  5F102GR09 ,  5F102GS02 ,  5F102GT03 ,  5F102HC01 ,  5F102HC11
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る