特許

J-GLOBAL ID：200903011722008135

半導体集積回路装置およびその製造方法

発明者： 中西 成彦 ,  小林 伸好 ,  大路 譲 ,  飯島 晋平 ,  菅原 安浩 ,  金井 美鈴
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平9-280963
公開番号（公開出願番号）：特開平11-121713
出願日： 1997年10月14日
公開日（公表日）： 1999年04月30日
要約：

【要約】【課題】 256MbitDRAM以降のメモリセルのキャパシタの蓄積容量を確保する。【解決手段】 半導体基板1の主面上に形成されたメモリセル選択用MISFETQsに直列に接続され、下部電極54、容量絶縁膜58および上部電極59を備えた情報蓄積用容量素子Cで構成されるメモリセルを有するDRAMを含む半導体集積回路装置であって、下部電極54を二酸化ルテニウム(RuO2 )を主成分とする導電材から構成し、容量絶縁膜58を、結晶化された五酸化タンタル(Ta2 O5 )で構成する。

請求項（抜粋）：

半導体基板の主面上に形成されたメモリセル選択用MISFETおよび前記メモリセル選択用MISFETに直列に接続され、下部電極、容量絶縁膜および上部電極を備えた情報蓄積用容量素子で構成されるメモリセルを有するDRAMを含む半導体集積回路装置であって、前記下部電極は、二酸化ルテニウム(RuO2 )を主成分とする導電材からなり、前記容量絶縁膜は、結晶化された五酸化タンタル(Ta2 O5 )からなることを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 27/108 ,  H01L 21/8242

FI (2件)：

H01L 27/10 621 B ,  H01L 27/10 651

引用特許：

審査官引用 (6件)

• マイクロ電子構造体とその製造法
  公報種別：公開公報   出願番号：特願平7-196834   出願人：テキサスインスツルメンツインコーポレイテツド, カリフォルニアインスティチュートオブテクノロジー
• 半導体装置を製造する方法
  公報種別：公開公報   出願番号：特願平5-203645   出願人：モトローラ・インコーポレイテッド
• 半導体素子のキャパシタ製造方法
  公報種別：公開公報   出願番号：特願平8-223983   出願人：三星電子株式会社
• キャパシタの製造方法
  公報種別：公開公報   出願番号：特願平5-316264   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
• 半導体装置の構造およびその製造方法
  公報種別：公開公報   出願番号：特願平8-005490   出願人：日本電気株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-238330   出願人：株式会社東芝