特許
J-GLOBAL ID：200903011897875320
フローティングゲート間の結合効果を低減させたNAND形-EEPROM
発明者：
,
出願人/特許権者：
代理人 (1件)：
特許業務法人快友国際特許事務所
公報種別：公表公報
出願番号（国際出願番号）：特願2007-548304
公開番号（公開出願番号）：特表2008-525933
出願日： 2005年12月15日
公開日（公表日）： 2008年07月17日
要約：
不揮発性メモリシステムでは、消去スレショールド電圧分布を最低スレショールド電圧状態に圧縮することで、有効データスレショールド電圧ウィンドウが低減する。有効データスレショールド電圧ウィンドウを低減させることで、フローティングゲート/フローティングゲート結合効果が低減する。この圧縮は、消去工程の一部として、又は書込み動作の一部として実行できる。【選択図】図6B
請求項（抜粋）：
不揮発性メモリの動作方法であって、
1組の不揮発性記憶要素のスレショールド電圧をゼロボルト未満の第1範囲に変換することによって前記不揮発性記憶要素を消去する消去工程と、
前記スレショールド電圧を圧縮して、ゼロボルトよりも高い第2範囲に変換する変換工程と、
前記第2範囲における少なくとも1部分の前記不揮発性記憶要素を、ゼロボルトよりも高い一又は複数の追加範囲に書込む書込み工程と、
を備えていることを特徴とする方法。
IPC (2件)：
FI (4件)：
G11C17/00 611F
, G11C17/00 612Z
, G11C17/00 622E
, G11C17/00 641
5B125BA02
, 5B125BA19
, 5B125CA19
, 5B125DB12
, 5B125DB19
, 5B125DC03
, 5B125EA05
, 5B125EB01
, 5B125FA01
, 5B125FA05
