特許
J-GLOBAL ID：200903012177612816
積層回路モジュールの製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 強
公報種別：公開公報
出願番号（国際出願番号）：特願2001-164433
公開番号（公開出願番号）：特開2002-359350
出願日： 2001年05月31日
公開日（公表日）： 2002年12月13日
要約：
【要約】【課題】 迅速且つ精度良く層間接続電極を形成できる積層回路モジュールの製造方法を提供する。【解決手段】 下地となる配線基板2に厚膜レジスト10を200μm程度の膜厚で塗布し、層間接続電極6を形成する部分をパターニングしたフォトマスク11を用いて紫外線露光する。現像処理により厚膜レジスト10に開口部10aを形成する。めっき処理を行って厚膜レジスト10の開口部10aに金属(銅)をめっきして層間接続電極6を形成する。電極の高さ寸法は200μm程度で、直径が数十μm程度のものである。この後、厚膜レジスト10を除去し、半導体チップを実装する。全体を樹脂層で覆うように塗布し、硬化した後に研削により樹脂層を薄くすると共に半導体チップ5を所定厚さ寸法まで裏面を研削する。層間接続電極6にバンプ電極を形成して再び樹脂層を設けて半導体チップ5の裏面を覆うように形成する。層間接続電極6を一括して形成できるので個数が多い場合でも、製造に要する時間を一定で短時間にすることができる。
請求項（抜粋）：
下地となる配線基板もしくは他の積層回路モジュールの上に半導体チップを電気的に接続した状態で樹脂封止した構成の積層回路モジュールを積層形成する積層回路モジュールの製造方法において、前記下地に厚膜のパターン形成材料を塗布する工程と、前記パターン形成材料に対して前記下地と上部との間を電気的に接続するための層間接続電極の形状に対応した開口部を形成する工程と、前記パターン形成材料の開口部を充填するように前記層間接続電極を形成する工程と、前記パターン形成材料を除去する工程とを含んでなる積層回路モジュールの製造方法。
IPC (4件)：
H01L 25/10
, H01L 23/52
, H01L 25/11
, H01L 25/18
H01L 25/14 Z
, H01L 23/52 C
