特許
J-GLOBAL ID：200903086354017218

半導体装置及びその製造方法

発明者：
児谷 昭一

児谷 昭一 について


出願人/特許権者：
カシオ計算機株式会社

カシオ計算機株式会社 について


代理人 (1件)： 杉村 次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-272455
公開番号（公開出願番号）：特開2000-091496
出願日： 1998年09月10日
公開日（公表日）： 2000年03月31日
要約：
【要約】【課題】 MCM(multi chip module)と呼ばれる半導体チップの実装技術において、実装密度を高くする。【解決手段】 CSP(chip size package)と呼ばれる半導体パッケージ11のシリコン基板12の上面に形成された配線22、25は、シリコン基板12の側面に形成された接続部27及びシリコン基板12の下面に形成された配線18を介して、配線18下に形成された柱状電極19に接続されている。そして、半導体パッケージ11上にはベアチップ31が搭載されている。半導体パッケージ11は配線基板41上に異方導電性接着剤51を介して搭載されている。これにより、ベアチップ31及び半導体パッケージ11は配線基板41上に立体的に搭載されている。
請求項（抜粋）：
半導体基板の一の面上に電極が形成され、前記半導体基板の他の面上に配線が形成されていることを特徴とする半導体装置。
IPC (4件)：
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/60 311
FI (2件)：
H01L 25/08 Z ,  H01L 21/60 311 Q
Fターム (11件)：
5F044KK05 ,  5F044MM04 ,  5F044MM06 ,  5F044MM16 ,  5F044MM26 ,  5F044MM35 ,  5F044NN07 ,  5F044NN13 ,  5F044NN19 ,  5F044NN22 ,  5F044QQ02
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM