特許
J-GLOBAL ID：200903012555307610

合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法

発明者：
青山 亮一

青山 亮一 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願2005-234390
公開番号（公開出願番号）：特開2007-049074
出願日： 2005年08月12日
公開日（公表日）： 2007年02月22日
要約：
【課題】メタルフォトリソグラフィ工程で正確な位置合わせを行うための合わせ誤差計測マークを提供する。【解決手段】下地基準マーク110は、層間膜132に下地基準マーク用ホール111を所定密度で形成し、下地基準マーク用ホール111内および層間膜132上にタングステンを堆積し、層間膜132表面のタングステンを化学機械研磨したときのエロージョンで凹みを生じさせることによって形成される。レジスト基準マーク120は、下地基準マーク110上のレジスト膜134に形成され、下地基準マーク110と異なる寸法の矩形枠状に形成される。エロージョンの凹みで下地基準マーク110を形成したので、アルミニウム膜133の凹みのエッジ133a位置と下地基準マーク110のエッジ110a位置とが一致するようになる。したがって、エッジ133aの位置とレジスト基準マーク120の位置とを測定することで、合わせ誤差を正確に検出できる。【選択図】図1
請求項（抜粋）：
層間膜の所定の矩形領域に所定密度で形成した複数の下地基準マーク用ホールと、該下地基準マーク用ホール内に充填された導電性材料とを有し且つ該矩形領域に凹みを有する下地基準マークと、 該下地基準マーク上のレジスト膜に形成され、該下地基準マークと異なる寸法を有する矩形枠状のレジスト基準マークと、 を有することを特徴とする合わせ誤差計測マーク。
IPC (4件)：
H01L 21/027 ,  G03F 7/20 ,  H01L 21/66 ,  H01L 21/320
FI (4件)：
H01L21/30 522Z ,  G03F7/20 521 ,  H01L21/66 Y ,  H01L21/88 K
Fターム (21件)：
4M106AA01 ,  4M106AA07 ,  4M106AB15 ,  4M106AB17 ,  4M106CA50 ,  5F033HH08 ,  5F033JJ19 ,  5F033KK01 ,  5F033PP15 ,  5F033QQ37 ,  5F033QQ48 ,  5F033VV00 ,  5F033VV12 ,  5F033XX37 ,  5F046EA04 ,  5F046EA12 ,  5F046EA18 ,  5F046EA19 ,  5F046EA22 ,  5F046EA30 ,  5F046EB01
引用特許：
出願人引用 (3件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM