特許
J-GLOBAL ID：200903012993811169
半導体メモリ装置、そのパッケージ及びそれを用いたメモリカード
発明者：
出願人/特許権者：
代理人 (2件)：
中川 周吉
, 中川 裕幸
公報種別：公開公報
出願番号（国際出願番号）：特願2004-375285
公開番号（公開出願番号）：特開2006-107691
出願日： 2004年12月27日
公開日（公表日）： 2006年04月20日
要約：
【課題】 本発明は、チップの構造を一方向に過度に大きくならないようにし、ページサイズを増加させながらデータのローディングやデータの出力などの動作の時間を向上させることが可能な半導体メモリ装置、そのパッケージ及びそれを用いたメモリカードを提供することを目的としている。【解決手段】 ワードラインを共有する多数(複数)のメモリセルが一つのページを構成し、前記多数(複数)のページがメモリセルアレイを構成し、ローアドレス信号に応じて前記所定のページを選択するためのローデコーダを含んでメモリチップを構成する半導体メモリ装置において、少なくとも2つ以上のメモリチップが一つのローアドレス信号を共通入力して前記2つ以上のメモリチップの所定のページを同時に選択する構成としたことを特徴とする。【選択図】 図1
請求項（抜粋）：
ワードラインを共有する複数のメモリセルが一つのページを構成し、前記複数のページがメモリセルアレイを構成し、ローアドレス信号に応じて前記所定のページを選択するためのローデコーダを含んでメモリチップを構成する半導体メモリ装置において、
少なくとも2つ以上のメモリチップが一つのローアドレス信号を共通入力して前記2つ以上のメモリチップの所定のページを同時に選択することを特徴とする半導体メモリ装置。
IPC (4件)：
G11C 16/02
, G11C 7/00
, G11C 16/04
, G06K 19/07
G11C17/00 613
, G11C7/00 312A
, G11C17/00 601T
, G11C17/00 622E
, G11C17/00 611G
, G06K19/00 N
5B035CA29
, 5B125BA01
, 5B125CA01
, 5B125DA09
, 5B125DE06
, 5B125EA05
, 5B125EF02
, 5B125EF03
, 5B125EF10
, 5B125FA02
