特許

J-GLOBAL ID：200903013052516196

半導体装置

発明者： 藤田 耕一郎 ,  ジョン・トワイナム
出願人/特許権者： シャープ株式会社
代理人 (1件)： 清水 敏
公報種別：公開公報
出願番号（国際出願番号）：特願2005-353141
公開番号（公開出願番号）：特開2007-158149
出願日： 2005年12月07日
公開日（公表日）： 2007年06月21日
要約：

【課題】 生産コストの削減並びに接触抵抗及び寄生容量の低減を実現する半導体装置を作製する。【解決手段】 第1領域、第2領域、及びそれらを分離する所定の高さの第3領域からなる主表面を有する第1半導体層50と、第1半導体層50上に形成され、それとは異なる格子定数を持つ第2半導体層52とを含み、第1半導体層50及び第2半導体層52の第3領域部分は、第1領域との境界に第1凹凸部及び第2領域との境界に第2凹凸部を有し、さらに、第1半導体層50上の第1領域と第3領域との境界部分に第1凹凸部と相補的な形状を持つ側部を有する第1電極56と、第1半導体層50上の第2領域と第3領域との境界部分に第2凹凸部と相補的な形状を持つ側部を有する第2電極58とを含む。【選択図】 図2

請求項（抜粋）：

半導体で形成される半導体装置であって、 第1の領域、前記第1の領域とは分離された第2の領域、及び前記第1の領域と前記第2の領域とを分離する所定の高さを持つ第3の領域からなる主表面を有する第1の半導体で形成された第1の半導体層と、 前記主表面上の前記第3の領域上に形成され、前記第1の半導体とは異なる格子定数を持つ第2の半導体からなる第2の半導体層とを含み、 前記第1の半導体層及び前記第2の半導体層の、前記第3の領域部分は、前記第1の領域との境界に所定形状の第1の凹凸部を、前記第2の領域との境界に所定形状の第2の凹凸部を、それぞれ有し、 前記半導体装置はさらに、 前記第1の領域上に前記第3の領域と接するように形成されており、前記第3の領域との境界部分に、前記第1の凹凸部と相補的な形状を持つ様に形成された側部を有する第1の電極と、 前記第2の領域上に前記第3の領域と接するように形成されており、前記第3の領域との境界部分に、前記第2の凹凸部と相補的な形状を持つ様に形成された側部を有する第2の電極とを含む、半導体装置。

IPC (6件)：

H01L 29/812 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 21/28 ,  H01L 29/41 ,  H01L 29/417

FI (4件)：

H01L29/80 H ,  H01L21/28 301B ,  H01L29/44 L ,  H01L29/50 J

Fターム (34件)：

4M104AA04 ,  4M104BB02 ,  4M104BB09 ,  4M104BB13 ,  4M104BB33 ,  4M104CC01 ,  4M104DD78 ,  4M104DD83 ,  4M104FF11 ,  4M104FF13 ,  4M104FF27 ,  4M104GG11 ,  4M104GG12 ,  4M104HH15 ,  5F102FA03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK08 ,  5F102GL04 ,  5F102GL05 ,  5F102GM04 ,  5F102GM06 ,  5F102GQ01 ,  5F102GS01 ,  5F102GT01 ,  5F102GT02 ,  5F102GT03 ,  5F102GT04 ,  5F102GV08

引用特許：

出願人引用 (5件)

• GaN系半導体装置
  公報種別：公開公報   出願番号：特願2001-246113   出願人：古河電気工業株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2001-294392   出願人：株式会社東芝
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2003-363121   出願人：松下電器産業株式会社
• 窒化物系半導体素子およびその製造方法
  公報種別：公開公報   出願番号：特願2000-192722   出願人：三洋電機株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平11-318595   出願人：ソニー株式会社