特許
J-GLOBAL ID：200903013052830753
半導体記憶装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-332790
公開番号（公開出願番号）：特開2000-164822
出願日： 1998年11月24日
公開日（公表日）： 2000年06月16日
要約：
【要約】【課題】コンタクトプラグと記憶ノード電極間の接続不良の防止など品質の高い記憶ノード電極を有する半導体記憶装置およびその製造方法を提供する。【解決手段】基板10上に形成された第1絶縁膜(21,22,23,24)と、第1絶縁膜に形成された記憶ノードコンタクトホール(CH1,CH2)と、記憶ノードコンタクトホールに埋め込まれた記憶ノードコンタクトプラグ(P1,P2)と、記憶ノードコンタクトプラグに接続して形成された記憶ノード電極37aと、記憶ノード電極の間隙部における第1絶縁膜の上層に形成された第2絶縁膜25とを有し、少なくとも記憶ノードコンタクトプラグの上面および側面の一部において記憶ノード電極と記憶ノードコンタクトプラグが接続する構成、あるいは、記憶ノード電極と第2絶縁膜25が、少なくとも第2絶縁膜の上面および側面の一部において接する構成とする。
請求項（抜粋）：
記憶ノード電極を持つメモリキャパシタとトランジスタを有するメモリセルが複数個配置された半導体記憶装置であって、基板と、前記基板に形成されたトランジスタと、前記トランジスタを被覆して前記基板上に形成された第1絶縁膜と、前記第1絶縁膜に形成され、前記トランジスタのソース・ドレイン領域に達する記憶ノードコンタクトホールと、前記記憶ノードコンタクトホールに埋め込まれた記憶ノードコンタクトプラグと、前記記憶ノードコンタクトプラグに接続して形成された記憶ノード電極と、前記記憶ノード電極の間隙部における前記第1絶縁膜の上層に形成された第2絶縁膜と、前記記憶ノード電極の上層に形成されたキャパシタ絶縁膜と、前記キャパシタ絶縁膜の上層に形成されたプレート電極とを有し、前記記憶ノード電極と前記記憶ノードコンタクトプラグが、少なくとも前記記憶ノードコンタクトプラグの上面および側面の一部において接続して形成されている半導体記憶装置。
IPC (2件)：
H01L 27/108
, H01L 21/8242
5F083AD24
, 5F083AD48
, 5F083AD49
, 5F083GA02
, 5F083JA04
, 5F083JA22
, 5F083JA35
, 5F083JA56
, 5F083MA06
, 5F083MA17
, 5F083PR03
, 5F083PR05
, 5F083PR06
, 5F083PR07
, 5F083PR09
, 5F083PR16
, 5F083PR40
, 5F083ZA02
, 5F083ZA12
