特許
J-GLOBAL ID：200903009592425680

半導体装置及びその製造方法

発明者：
堤 聡明

堤 聡明 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-316268
公開番号（公開出願番号）：特開平10-163130
出願日： 1996年11月27日
公開日（公表日）： 1998年06月19日
要約：
【要約】【課題】 従来のコバルトシリサイド工程においては、例えば半導体基板の拡散領域表面に直接コバルト膜を積層し、熱処理を加えていたため、形成されたコバルトシリサイド膜と拡散領域との接合面の凹凸が激しくなり、半導体基板と拡散領域との接合面にまでコバルトシリサイド膜が達し、接合リークを招く等の問題があった。【解決手段】 この発明では、あらかじめ、コバルトシリサイド膜を形成しようとする領域にGe注入層を、例えば拡散領域の表面と拡散領域との中間的な深さにそのピークが位置するように形成しておく。これによってコバルトシリサイド膜の形成の際に、Geが存在する部分についてはシリサイド化を抑制し、拡散領域と半導体基板との接合面にシリサイド膜が達しないような平滑な底面を有するコバルトシリサイド膜を形成する。
請求項（抜粋）：
半導体基板の表面に形成されたCoSi2層、上記CoSi2層と上記半導体基板を構成するSiとの界面若しくは上記界面よりも浅い位置にGe不純物濃度ピークを有するGe注入層、上記Ge注入層の下部に形成された不純物領域を含み、上記CoSi2層と上記Ge注入層が接合する面は平滑であり、上記CoSi2層は上記半導体基板と上記不純物領域とのPN接合面から離隔していることを特徴とする半導体装置。
IPC (2件)：
H01L 21/28 301 ,  H01L 29/78
FI (2件)：
H01L 21/28 301 T ,  H01L 29/78 301 X
引用特許：
審査官引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM