低減された界面粗さ(界面ラフネス)を有するニッケルシリサイド

発明者： , , ,
出願人/特許権者：
代理人 (3件)：鈴木正剛 , 佐野良太 , 村松義人
公報種別：公表公報
出願番号（国際出願番号）：特願2004-548264
公開番号（公開出願番号）：特表2005-539402
出願日： 2003年05月13日
公開日（公表日）： 2005年12月22日
要約：

下地となるシリコン(22)、(26)とニッケルシリサイド層(63)、(64)との間に拡散調整層(61)、(62)を形成することによって、著しく界面粗さを減少させたニッケルシリサイド(63)、(64)の構成を得る。本実施形態は、基板(20)およびゲート電極(22)中に窒素(31)、(32)をイオン注入するステップと、薄いチタンまたはタンタルの層(40)をたい積するステップと、ニッケル層(50)をたい積するステップと、その後、下地となるシリコン(22)、(26)とニッケルシリサイド層(63)、(64)との間の界面において窒素を含む拡散調整層(61)、(62)を形成すべく熱処理するステップと、を含む。

請求項（抜粋）：

半導体基板(20)の上表面上にあり、両側面および上表面を有するゲート電極(22)であって、このゲート電極(22)と前記半導体基板(20)との間にゲート絶縁層(21)が設けられているゲート電極(22)と、前記ゲート電極(22)の両側の半導体基板(20)中のソース/ドレイン領域(26)と、前記ゲート電極(22)の前記両側の絶縁側壁スペーサ(24)と、前記ソース/ドレイン領域(26)上および前記ゲート電極(22)の上表面上の、ニッケル拡散を防止する層である窒素を含む拡散調整層(61)、(62)と、前記窒素を含む拡散調整層上のニッケルシリサイド層(63)、(64)と、を含む、半導体デバイス。

IPC (5件)：

H01L21/336 , H01L21/265 , H01L21/28 , H01L29/78 , H01L29/786

FI (7件)：

H01L29/78 301P , H01L21/28 301S , H01L21/265 W , H01L29/78 616U , H01L29/78 616V , H01L29/78 617L , H01L29/78 617M

Fターム (67件)：

4M104BB01 , 4M104BB21 , 4M104BB36 , 4M104CC01 , 4M104CC05 , 4M104DD02 , 4M104DD78 , 4M104DD83 , 4M104DD84 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104HH04 , 4M104HH05 , 5F110AA26 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110EE01 , 5F110EE05 , 5F110EE09 , 5F110EE15 , 5F110EE32 , 5F110EE44 , 5F110EE48 , 5F110FF02 , 5F110FF23 , 5F110FF29 , 5F110GG02 , 5F110GG12 , 5F110HK01 , 5F110HK05 , 5F110HK21 , 5F110HK33 , 5F110HK40 , 5F140AA00 , 5F140AA14 , 5F140AA28 , 5F140AC36 , 5F140BA01 , 5F140BD05 , 5F140BD06 , 5F140BE07 , 5F140BE10 , 5F140BF04 , 5F140BF19 , 5F140BF21 , 5F140BF28 , 5F140BF38 , 5F140BF56 , 5F140BG09 , 5F140BG12 , 5F140BG14 , 5F140BG30 , 5F140BG31 , 5F140BG32 , 5F140BG34 , 5F140BG52 , 5F140BG53 , 5F140BJ09 , 5F140BJ10 , 5F140BJ11 , 5F140BJ18 , 5F140BK24 , 5F140BK29 , 5F140BK34 , 5F140CF04

引用特許：

審査官引用 (7件)

半導体装置の製造方法及び半導体装置
公報種別：公開公報出願番号：特願平11-116081 出願人：三菱電機株式会社
特開昭62-183180
半導体装置の製造方法
公報種別：公開公報出願番号：特願平9-035143 出願人：ソニー株式会社

全件表示

前のページに戻る