特許
J-GLOBAL ID：200903013722082044

不揮発性半導体メモリ

発明者：
岩橋 弘

岩橋 弘 について


出願人/特許権者：
東芝マイクロエレクトロニクス株式会社

東芝マイクロエレクトロニクス株式会社 について

, 
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-181877
公開番号（公開出願番号）：特開2001-014868
出願日： 1999年06月28日
公開日（公表日）： 2001年01月19日
要約：
【要約】【課題】 一つのメモリセルに複数ビットのデータを記憶させた場合でも、データの保持に関する信頼性の低下を抑制すること。【解決回路】 選択トランジスタ、およびこの選択トランジスタに結合され、それぞれがゲート絶縁膜中に電荷捕獲回路を有する複数のメモリセルとを含むメモリセルストリングがマトリクス状に配置されたメモリセルアレイと、選択トランジスタが非選択のときに、この非選択な選択トランジスタに結合されるメモリセルのゲートに、所定の電位を供給するバイアス回路12とを具備することを特徴としている。
請求項（抜粋）：
選択トランジスタと、この選択トランジスタに結合され、それぞれが電荷蓄積層を有する少なくとも1つのメモリセルとを含むメモリセルストリングがマトリクス状に配置されたメモリセルアレイと、読み出し時、または書き込み時に前記選択トランジスタが非選択のとき、この非選択な選択トランジスタに結合される前記メモリセルストリング内の前記メモリセルのゲートに、接地電位とは異なる電位を供給する電位供給回路とを具備することを特徴とする不揮発性半導体メモリ。
IPC (6件)：
G11C 16/02 ,  G11C 16/06 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (5件)：
G11C 17/00 611 F ,  G11C 17/00 633 B ,  G11C 17/00 641 ,  H01L 27/10 434 ,  H01L 29/78 371
Fターム (35件)：
5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD02 ,  5B025AD03 ,  5B025AD04 ,  5B025AD05 ,  5B025AD09 ,  5B025AE08 ,  5F001AA01 ,  5F001AB02 ,  5F001AC02 ,  5F001AD12 ,  5F001AD41 ,  5F001AD51 ,  5F001AD52 ,  5F001AD53 ,  5F001AF20 ,  5F001AG40 ,  5F001AH07 ,  5F083EP02 ,  5F083EP22 ,  5F083EP76 ,  5F083EP77 ,  5F083ER03 ,  5F083ER09 ,  5F083ER14 ,  5F083ER16 ,  5F083ER19 ,  5F083ER22 ,  5F083ER30 ,  5F083GA11 ,  5F083GA21 ,  5F083LA10 ,  5F083ZA21
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM