特許
J-GLOBAL ID：200903013756297767

NAND型不揮発性半導体メモリ装置およびその製造方法

発明者：
山岸 万千雄

山岸 万千雄 について

, 
窪田 通孝

窪田 通孝 について

, 
林 豊

林 豊 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平5-196074
公開番号（公開出願番号）：特開平7-050396
出願日： 1993年08月06日
公開日（公表日）： 1995年02月21日
要約：
【要約】【目的】 フローティングゲートを有する不揮発性半導体メモリ装置に比較してセル面積を大幅に縮小することができるNAND型不揮発性半導体メモリ装置およびその製造方法を提供すること。【構成】 ゲート電極36,38と、このゲート電極の下部に配置されるゲート絶縁膜34とを有し、ゲート絶縁膜34中に電荷を蓄積して情報を記憶する不揮発性半導体メモリ装置であって、複数のゲート電極36,38が、ゲート絶縁膜34上に近接して並列に配置してあるNAND型メモリセル構造を有する。第1層のゲート電極36間に、第2層のゲート電極38がオーバラップして配置することにより、第1層のゲート電極36と第2層のゲート電極38とが近接して交互に並列に配置してある。ゲート絶縁膜は、ONO膜で構成してある。ゲート絶縁層は、SOI用絶縁層の上に形成された半導体層の上に形成してある。第1層のゲート電極の側部には、サイドウォールを形成しても良い。
請求項（抜粋）：
ゲート電極と、このゲート電極の下部に配置されるゲート絶縁膜とを有し、ゲート絶縁膜中に電荷を蓄積して情報を記憶する不揮発性半導体メモリ装置であって、複数のゲート電極が、ゲート絶縁膜上に近接して並列に配置してあるNAND型メモリセル構造を有するNAND型不揮発性半導体メモリ装置。
IPC (6件)：
H01L 27/115 ,  G11C 16/02 ,  G11C 16/04 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (3件)：
H01L 27/10 434 ,  G11C 17/00 307 D ,  H01L 29/78 371
引用特許：
審査官引用 (18件)
  • 特開平3-034379
  • 特開平2-303022
  • 特開平3-034379
全件表示

前のページに戻る

TOP

BOTTOM