特許
J-GLOBAL ID：200903013952299344

マルチプロセッサシステムおよびメモリアクセス方法

発明者：
西垣 泰洋

西垣 泰洋 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 工藤 実
公報種別：公開公報
出願番号（国際出願番号）：特願2005-096235
公開番号（公開出願番号）：特開2006-277404
出願日： 2005年03月29日
公開日（公表日）： 2006年10月12日
要約：
【課題】本発明の目的は、入力ポート内の同一メモリのアクセス順序を守りながらクロスバ性能を向上させるマルチプロセッサシステムを提供することにある。【解決手段】 複数の中央処理装置と複数の主記憶装置とを備えるマルチプロセッサシステムは、複数の出力部と、複数の入力ポートと、クロスバ部と、出力先情報比較部とを具備する。複数の出力部は、主記憶装置に内蔵されるメモリをアクセスする。複数の入力ポートは、中央処理装置と接続され、中央処理装置がメモリをアクセスするために発行するメモリアクセスリクエストを保持する複数の入力部を備える。クロスバ部は、メモリアクセスリクエストを複数の出力部のうち中央処理装置により指定される指定出力部に出力する。出力先情報比較部は、複数の入力ポートのうち第1入力ポートに保持されるメモリアクセスリクエストを、複数の入力ポートのうち未使用の入力部を有する第2入力ポートに移動させる。【選択図】 図5
請求項（抜粋）：
主記憶装置に内蔵されるメモリをアクセスする複数の出力部と、 中央処理装置に接続し、前記中央処理装置が前記メモリをアクセスするために発行するメモリアクセスリクエストを保持する複数の入力部を備える複数の入力ポートと、 前記メモリアクセスリクエストを前記複数の出力部のうち前記中央処理装置により指定される指定出力部に出力するクロスバ部と、 前記複数の入力ポートのうち第1入力ポートに保持される前記メモリアクセスリクエストを、前記複数の入力ポートのうち未使用の入力部を有する第2入力ポートに移動させる出力先情報比較部と を具備し、 前記メモリアクセスリクエストは、入力した前記第1入力ポートと異なる前記第2入力ポートを介して前記クロスバ部を通過するマルチプロセッサシステム。
IPC (2件)：
G06F 15/167 ,  G06F 12/06
FI (2件)：
G06F15/167 610M ,  G06F12/06 550C
Fターム (9件)：
5B045BB02 ,  5B045BB16 ,  5B045BB29 ,  5B045CC02 ,  5B045DD01 ,  5B045EE03 ,  5B060CD12 ,  5B060KA02 ,  5B060KA06
引用特許：
出願人引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM