特許
J-GLOBAL ID:200903014441536735

薄膜トランジスタおよびその製造方法

発明者:
出願人/特許権者:
代理人 (3件): 樺澤 襄 ,  樺澤 聡 ,  山田 哲也
公報種別:公開公報
出願番号(国際出願番号):特願2004-025668
公開番号(公開出願番号):特開2005-217368
出願日: 2004年02月02日
公開日(公表日): 2005年08月11日
要約:
【課題】信頼性の高い薄膜トランジスタを提供する。 【解決手段】活性層5のソース領域12およびドレイン領域13となる部分上のゲート絶縁膜16を薄膜部18とする。活性層5のチャネル領域11および各LDD領域14,15となる部分上のゲート絶縁膜16を厚膜部17として薄膜部18より厚くする。不純物を低い加速電圧で高濃度にイオンドーピングして、活性層5のソース領域12およびドレイン領域13となる部分のみをドーピングする。不純物を高い加速電圧で低濃度にイオンドーピングして、活性層5のLDD領域14,15となる部分のみをドーピングする。ゲート電極20を微細化してゲート長を短くした高性能な薄膜トランジスタ4を提供できる。 【選択図】図1
請求項(抜粋):
チャネル領域、このチャネル領域の両側に設けられた低不純物濃度領域、およびこれら低不純物濃度領域の両側に設けられたソース領域およびドレイン領域のそれぞれを備えた半導体層と、 この半導体層上に設けられ、前記低不純物濃度領域上の膜厚よりも前記ソース領域およびドレイン領域上の膜厚が薄く形成され、これらソース領域およびドレイン領域上の膜厚の薄い部分に不純物が低加速電圧で注入された絶縁層と、 前記半導体層のチャネル領域に対向して前記絶縁層上に設けられたゲート電極と を具備したことを特徴とした薄膜トランジスタ。
IPC (4件):
H01L21/336 ,  G02F1/1368 ,  H01L21/20 ,  H01L29/786
FI (4件):
H01L29/78 616A ,  G02F1/1368 ,  H01L21/20 ,  H01L29/78 617S
Fターム (50件):
2H092JA24 ,  2H092JA28 ,  2H092JA31 ,  2H092JA35 ,  2H092MA27 ,  2H092MA30 ,  2H092NA22 ,  5F052AA02 ,  5F052BB07 ,  5F052DA02 ,  5F052DB03 ,  5F052DB07 ,  5F052JA01 ,  5F110AA04 ,  5F110AA30 ,  5F110BB02 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110DD14 ,  5F110DD17 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE44 ,  5F110FF02 ,  5F110FF12 ,  5F110FF30 ,  5F110FF31 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG43 ,  5F110GG45 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ12 ,  5F110HJ23 ,  5F110HL02 ,  5F110HL23 ,  5F110HM15 ,  5F110NN03 ,  5F110NN04 ,  5F110NN23 ,  5F110NN24 ,  5F110NN71 ,  5F110NN72 ,  5F110PP03 ,  5F110QQ04 ,  5F110QQ11
引用特許:
出願人引用 (1件) 審査官引用 (6件)
全件表示

前のページに戻る