特許
J-GLOBAL ID:200903014605446201

回路基板の製造方法

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2002-018238
公開番号(公開出願番号):特開2003-218518
出願日: 2002年01月28日
公開日(公表日): 2003年07月31日
要約:
【要約】 (修正有)【課題】 窒化アルミニウムを主成分とするセラミック基板内に上下面導通のための導体化されたスルーホールが形成された回路基板であって、当該スルーホールの位置精度が極めて高く、上下面の電気抵抗が小さく、セラミック基板に形成したスルーホール内壁と導体化膜との界面に隙間を発生させることなく、且つ、金属層内部に亀裂を発生させることのない信頼性の高い回路基板を提供する。【解決手段】 窒化アルミニウムを主成分とするセラミック基板の上面及び下面に回路パターンが形成され、上下両面の回路パターンが導体化されたスルーホールで電気的に接続された回路基板を製造する際、前記導体化されたスルーホールの形成を、前記セラミック基板にレーザー加工によりスルーホールを形成した後、該スルーホールの内壁面に導体化膜を形成する。
請求項(抜粋):
窒化アルミニウムを主成分とするセラミック基板の上下両面に回路パターンが形成され、導体化されたスルーホールによりこれら両回路パターンが電気的に接続された回路基板を製造する方法において、前記導体化されたスルーホールの形成を、窒化アルミニウムを主成分とするセラミック基板にレーザー加工によりスルーホールを形成した後、該スルーホールの内壁の表面上に(a)チタン、クロム、ニッケル-クロム合金、アルミニウム、モリブデン、タングステン、及びセリウムからなる群より選ばれる少なくとも1種の金属からなる膜、又は(b)窒化物膜及び金属膜がこの順で積層された膜を形成することにより行うことを特徴とする前記回路基板の製造方法。
IPC (3件):
H05K 3/40 ,  H05K 3/00 ,  H05K 3/46
FI (7件):
H05K 3/40 E ,  H05K 3/00 N ,  H05K 3/46 G ,  H05K 3/46 H ,  H05K 3/46 N ,  H05K 3/46 T ,  H05K 3/46 X
Fターム (33件):
5E317AA24 ,  5E317BB04 ,  5E317BB11 ,  5E317BB12 ,  5E317BB13 ,  5E317BB14 ,  5E317BB15 ,  5E317BB16 ,  5E317BB17 ,  5E317BB18 ,  5E317CC25 ,  5E317CC32 ,  5E317CC33 ,  5E317CC52 ,  5E317CC60 ,  5E317CD32 ,  5E317GG01 ,  5E317GG11 ,  5E346AA43 ,  5E346CC19 ,  5E346EE01 ,  5E346FF05 ,  5E346FF06 ,  5E346FF07 ,  5E346FF08 ,  5E346FF09 ,  5E346FF10 ,  5E346FF13 ,  5E346FF14 ,  5E346FF17 ,  5E346GG15 ,  5E346HH07 ,  5E346HH40
引用特許:
審査官引用 (12件)
全件表示

前のページに戻る