特許
J-GLOBAL ID：200903014647967740
半導体装置
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2006-093000
公開番号（公開出願番号）：特開2007-266539
出願日： 2006年03月30日
公開日（公表日）： 2007年10月11日
要約：
【課題】製造コストの増加を招くことなく、放熱性と作りやすさを両立させて、フリップチップ実装構造の熱抵抗を低減することができる半導体装置を提供する。【解決手段】多層配線基板1上に、電力増幅用半導体回路と、この電力増幅用半導体回路を制御するための制御用回路が積層される半導体装置において、電力増幅用半導体回路と制御用回路は同一の半導体素子7上に並列配置されて形成されており、この半導体素子7は多層配線基板1上にフリップチップ接続により搭載される実装構造を有する。さらに、この半導体素子の他に搭載される第二の半導体素子、もしくは、積層部品もしくはサブモジュール24の全てがフリップチップ接続により搭載される実装構造を有する。また、放熱性向上のために複数のバンプを一体化し、多層配線基板1のサーマルビアを基板配線層第二層以下に形成する。【選択図】図24
請求項（抜粋）：
配線基板上に、電力増幅用半導体回路と、上記電力増幅用半導体回路を制御するための制御用回路が積層される半導体装置であって、
上記電力増幅用半導体回路と上記制御用回路は同一の半導体素子上に並列配置されて形成されており、上記半導体素子は上記配線基板上にフリップチップ接続により搭載される実装構造を有することを特徴とする半導体装置。
IPC (2件)：
FI (2件)：
H01L23/12 J
, H01L23/36 A
5F136BB02
, 5F136DA16
, 5F136EA62
出願人引用 (3件)
-
半導体装置
公報種別：公開公報
出願番号：特願平11-278182
出願人：株式会社日立製作所
-
半導体装置
公報種別：公開公報
出願番号：特願2002-086738
出願人：株式会社フジクラ
-
フリップチップの接続構造
公報種別：公開公報
出願番号：特願平5-070958
出願人：ソニー株式会社
審査官引用 (2件)
前のページに戻る
