特許
J-GLOBAL ID:200903014850715641 回路基板及びその製造方法
発明者:
,
出願人/特許権者: 代理人 (1件):
池内 寛幸 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-238580
公開番号(公開出願番号):特開2000-068620
出願日: 1998年08月25日
公開日(公表日): 2000年03月03日
要約:
【要約】【課題】 インナーバイヤーホール(IVH)接続された回路基板の接続信頼性の向上と配線パターンのファインパターン化を図る。【解決手段】 絶縁体層1の貫通孔に充填された導電性組成物2と電気的に接続された配線パターン3の、導電性組成物3との界面を絶縁体層1との界面に比べて粗化する。
請求項(抜粋):
貫通孔が形成された絶縁体層と、前記貫通孔に充填された導電性組成物と、前記絶縁体層の両面に形成された配線パターンとを有し、前記絶縁体層の両面に形成された配線パターンは前記導電性組成物を介して電気的に接続されており、前記配線パターンの前記導電性組成物との界面のうちの少なくとも一つは、前記絶縁体層との界面に比べて粗化されていることを特徴とする回路基板。
IPC (4件):
H05K 1/11
, H05K 1/09
, H05K 3/38
, H05K 3/40
FI (4件):
H05K 1/11 N
, H05K 1/09 A
, H05K 3/38 B
, H05K 3/40 K
Fターム (47件):
4E351AA03
, 4E351AA04
, 4E351BB30
, 4E351BB38
, 4E351BB49
, 4E351CC11
, 4E351DD04
, 4E351DD06
, 4E351DD52
, 4E351DD54
, 4E351DD55
, 4E351GG02
, 4E351GG08
, 5E317AA21
, 5E317AA24
, 5E317AA27
, 5E317BB02
, 5E317BB12
, 5E317BB13
, 5E317BB14
, 5E317BB15
, 5E317BB18
, 5E317BB19
, 5E317BB25
, 5E317CC13
, 5E317CC25
, 5E317CD05
, 5E317CD32
, 5E317GG09
, 5E317GG11
, 5E317GG14
, 5E343AA02
, 5E343AA12
, 5E343BB15
, 5E343BB24
, 5E343BB25
, 5E343BB44
, 5E343BB67
, 5E343BB75
, 5E343BB78
, 5E343DD02
, 5E343DD52
, 5E343DD62
, 5E343EE58
, 5E343GG04
, 5E343GG08
, 5E343GG13
前のページに戻る