特許
J-GLOBAL ID：200903015547157039

半導体記憶装置及びその試験方法

発明者：
三根 浩二

三根 浩二 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-314275
公開番号（公開出願番号）：特開2002-124096
出願日： 2000年10月13日
公開日（公表日）： 2002年04月26日
要約：
【要約】【課題】 通常のメモリセルと同様に、冗長ワード線の本数分のCBRコマンドの入力によるCBRリフレッシュテストが行え、冗長ワード線の信頼性を確保できる半導体記憶装置及びその試験方法を提供する。【解決手段】 冗長CBRリフレッシュカウンタ15は、冗長メモリセルに対するリフレッシュテストを行う場合、制御信号RACBRが入力される毎に活性化され、冗長CBRコマンドの入力される数を計数し、計数値を冗長カウンタ信号RCNT0〜RCNT5として、Xアドレスバッファ2Aへ出力する。Xアドレスバッファ2Aは、内部Xアドレス信号XA0〜XA11を生成する元となるカウンタ信号を、メモリセルと冗長メモリセルとのリフレッシュテストの場合に対応して、CBRリフレッシュカウンタ4の出力するアドレスカウンタ信号と、冗長CBRリフレッシュカウンタ14の出力する冗長カウンタ信号とを切り替えて出力する。
請求項（抜粋）：
YアドレスとXアドレスとにより選択されるメモリセルが複数配置されたメモリセルアレイと、前記メモリセルが不良の場合に、このメモリセルと置き換えられる冗長メモリセルが複数配置された冗長セルアレイと、前記メモリセルを構成するデータ転送用トランジスタのゲートに接続されるワード線と、前記冗長メモリセルを構成するデータ転送用トランジスタのゲートに接続される冗長ワード線と、リフレッシュテストモードにおいて、前記ワード線を選択するXアドレス、及び前記冗長ワード線を選択する冗長Xアドレスを生成させ、前記冗長Xアドレスが連続していない前記冗長ワード線を重複させずに選択するように、連続した前記冗長Xアドレスを生成するテストアドレス出力回路とを具備することを特徴とする半導体記憶装置。
IPC (5件)：
G11C 29/00 603 ,  G11C 29/00 671 ,  G01R 31/28 ,  G11C 11/406 ,  G11C 11/401
FI (7件)：
G11C 29/00 603 P ,  G11C 29/00 671 S ,  G01R 31/28 B ,  G01R 31/28 V ,  G11C 11/34 363 Z ,  G11C 11/34 371 A ,  G11C 11/34 371 D
Fターム (21件)：
2G032AA07 ,  2G032AB01 ,  2G032AC03 ,  2G032AD06 ,  2G032AH07 ,  5B024AA15 ,  5B024BA13 ,  5B024BA18 ,  5B024BA20 ,  5B024BA29 ,  5B024CA07 ,  5B024CA17 ,  5B024CA27 ,  5B024DA10 ,  5B024DA20 ,  5B024EA02 ,  5L106AA01 ,  5L106CC17 ,  5L106DD12 ,  5L106EE06 ,  5L106EE07
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM