特許
J-GLOBAL ID:200903016163543000
薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
発明者:
,
,
,
,
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2008-045742
公開番号(公開出願番号):特開2008-270744
出願日: 2008年02月27日
公開日(公表日): 2008年11月06日
要約:
【課題】半導体層上の封止層形成において、アライメントが容易かつ歩留まりの高い封止層を有する薄膜トランジスタアレイおよびその製造方法、ならびにアクティブマトリスクディスプレイを提供することにある。【解決方法】基板上に形成されたゲート電極11、ゲート絶縁膜2、ソース電極17、ドレイン電極16および有機半導体層3を含んでなるトランジスタにおいて、半導体層上に封止層4を有し、その形成に印刷法を用い、ストライプ状にすることで、簡易にパターンを形成でき、歩留まりよく、高いアライメント精度が得られる。【選択図】図1
請求項(抜粋):
絶縁基板上に形成された薄膜トランジスタアレイにおいて、薄膜トランジスタを覆う封止層が複数の薄膜トランジスタにまたがり、絶縁基板上にストライプの形状で設けられていることを特徴とする薄膜トランジスタアレイ。
IPC (5件):
H01L 29/786
, H01L 21/336
, H01L 51/05
, G09F 9/00
, G09F 9/30
FI (7件):
H01L29/78 619A
, H01L29/78 612D
, H01L29/78 618B
, H01L29/28 100A
, G09F9/00 338
, G09F9/30 309
, G09F9/30 338
Fターム (56件):
5C094AA37
, 5C094AA38
, 5C094AA42
, 5C094AA43
, 5C094AA44
, 5C094BA03
, 5C094BA27
, 5C094BA43
, 5C094BA75
, 5C094CA19
, 5C094DA07
, 5C094DA13
, 5C094DA15
, 5F110AA14
, 5F110AA16
, 5F110BB01
, 5F110CC03
, 5F110CC07
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD05
, 5F110EE01
, 5F110EE02
, 5F110EE07
, 5F110EE42
, 5F110EE43
, 5F110EE44
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF27
, 5F110GG01
, 5F110GG05
, 5F110GG42
, 5F110GG43
, 5F110GG44
, 5F110NN02
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN33
, 5F110NN71
, 5F110NN72
, 5F110NN73
, 5F110QQ14
, 5G435AA13
, 5G435AA14
, 5G435AA17
, 5G435BB05
, 5G435BB12
, 5G435CC09
, 5G435KK05
, 5G435KK10
引用特許: