特許
J-GLOBAL ID：200903018073191957

使用可能な平面表面積を大きくする半導体ウェハ処理方法

発明者：
ウィーバー クラウス ヨハンス

ウィーバー クラウス ヨハンス について

, 
ブレイカーズ アンドリュー ウィリアム

ブレイカーズ アンドリュー ウィリアム について


出願人/特許権者：
オリジン エナジー リーテイル リミテッド

オリジン エナジー リーテイル リミテッド について


代理人 (2件)： 清水 初志 ,  橋本 一憲
公報種別：公表公報
出願番号（国際出願番号）：特願2002-547212
公開番号（公開出願番号）：特表2004-526298
出願日： 2001年11月29日
公開日（公表日）： 2004年08月26日
要約：
本発明は、実質的に平面状の表面および実質的に平面状の表面に直交する厚さ寸法を有する半導体ウェハの使用可能な表面積を大きくする方法であって、ウェハを複数のストリップに分割するためのストリップ厚さを選択する段階と、切断によって除去されたウェハのストリップ厚さと幅の組合せがウェハの厚さよりも小さくなる、実質的に平面状の表面に対するある角度でウェハをストリップに切り分ける技術を選択する段階と、選択された技術を用いてウェハをストリップに切り分ける段階と、ストリップを互いに分離する段階とを含む方法を提供する。
請求項（抜粋）：
実質的に平面状の表面および該実質的に平面状の表面に直交する厚さ寸法を有する半導体ウェハの使用可能な表面積を大きくする方法であって、ウェハを複数のストリップに分割するためのストリップ厚さを選択する段階と、切断によって除去されたウェハのストリップ厚さと幅の組合せがウェハの厚さよりも小さくなる、該実質的に平面状の表面に対するある角度でウェハを該ストリップに切り分ける技術を選択する段階と、選択された技術を用いてウェハをストリップに切り分ける段階と、該ストリップを互いに分離する段階とを含む方法。
IPC (2件)：
H01L31/04 ,  H01L21/306
FI (2件)：
H01L31/04 H ,  H01L21/306 C
Fターム (11件)：
5F043AA02 ,  5F043BB02 ,  5F043FF01 ,  5F043GG01 ,  5F051AA02 ,  5F051AA03 ,  5F051BA14 ,  5F051CB21 ,  5F051CB30 ,  5F051GA04 ,  5F051GA20
引用特許：
審査官引用 (15件)
全件表示
引用文献：
審査官引用 (3件)
  • "Nanometer-scale conversion of Si3N4 to SiOx"
  • "Improvement of silicon integrated GOx micro enzyme reactors by the use of porous silicon as a surfa
  • "Improvement of silicon integrated GOx micro enzyme reactors by the use of porous silicon as a surfa

前のページに戻る

TOP

BOTTOM