特許
J-GLOBAL ID：200903018399530832
GaN系半導体装置
発明者：
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2004-135648
公開番号（公開出願番号）：特開2005-317843
出願日： 2004年04月30日
公開日（公表日）： 2005年11月10日
要約：
【課題】 GaN系半導体装置において、オン電圧が低く、逆方向の電圧時のリーク電流の少ないものを提供する。【解決手段】所定の幅Dを有するIII-V族窒化物半導体層3と、前記III-V族窒化物半導体層上に前記所定の幅よりも狭い幅でショットキー接合する第1アノード電極8と、前記第1アノード電極8に接触する部分以外の前記III-V族窒化物半導体層上にショットキー接合すると共に前記第1アノード電極8に電気的に接続する第2アノード電極9とを備え、前記第1アノード電極8と前記III-V族窒化物半導体層との間で形成されるショットキーバリアの高さが前記第2アノード電極9と前記III-V族窒化物半導体層との間で形成されるショットキーバリアの高さよりも低いGaN系半導体装置において、前記所定の幅を有するIII-V族窒化物半導体層には、互いにバンドギャップエネルギーの大きさが異なる一組の層からなるヘテロ構造6を含む。【選択図】 図1
請求項（抜粋）：
所定の幅を有するIII-V族窒化物半導体層と、前記III-V族窒化物半導体層上に前記所定の幅よりも狭い幅でショットキー接合する第1アノード電極と、前記第1アノード電極に接触する部分以外の前記III-V族窒化物半導体層上にショットキー接合すると共に前記第1アノード電極に電気的に接続する第2アノード電極とを備え、前記第1アノード電極と前記III-V族窒化物半導体層との間で形成されるショットキーバリアの高さが前記第2アノード電極と前記III-V族窒化物半導体層との間で形成されるショットキーバリアの高さよりも低いGaN系半導体装置において、前記所定の幅を有するIII-V族窒化物半導体層には、互いにバンドギャップエネルギーの大きさが異なる一組の層からなるヘテロ構造を含むことを特徴とするGaN系半導体装置。
IPC (2件)：
FI (2件)：
H01L29/48 D
, H01L29/48 F
4M104AA04
, 4M104BB06
, 4M104BB14
, 4M104CC03
, 4M104FF13
, 4M104FF27
, 4M104FF31
, 4M104GG03
, 4M104HH20
出願人引用 (9件)
全件表示
審査官引用 (13件)
全件表示
前のページに戻る
