特許
J-GLOBAL ID：200903018698584140

ICカード

発明者：
西沢 裕孝

西沢 裕孝 について

, 
湯川 洋介

湯川 洋介 について

, 
戸塚 隆

戸塚 隆 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平11-344310
公開番号（公開出願番号）：特開2001-160125
出願日： 1999年12月03日
公開日（公表日）： 2001年06月12日
要約：
【要約】【課題】 半導体集積回路チップのコストを上昇させることなくそれに対する静電破壊防止を強化することができるICカードを提供する。【解決手段】 カード基板(1)に半導体集積回路チップ(2)を有し、複数個の接続端子(3)を露出させたICカードである。前記接続端子は半導体集積回路チップの所定の外部端子(4)に接続され、半導体集積回路チップには前記外部端子に接続する第1の過電圧保護素子(7,8,9)が集積され、カード基板には接続端子に接続する第2の過電圧保護素子例えば面実装型のバリスタ(11)が実装される。バリスタは、第1の過電圧保護素子を上まわる電流許容能力を有する可変抵抗素子である。バリスタには、半導体集積回路チップに内蔵された第1の過電圧保護素子の特性や能力との関係が考慮されているから、それによる静電破壊防止効果を容易に実効あるものとすることができる。
請求項（抜粋）：
カード基板に半導体集積回路チップを有し、複数個の接続端子を露出させたICカードであって、前記接続端子は前記半導体集積回路チップの所定の外部端子に接続され、前記半導体集積回路チップには前記外部端子に接続する第1の過電圧保護素子が集積され、前記カード基板には前記接続端子に接続する第2の過電圧保護素子が実装され、前記第2の過電圧保護素子は、前記第1の過電圧保護素子を上まわる電流許容能力を有する可変抵抗素子であることを特徴とするICカード
IPC (2件)：
G06K 19/07 ,  G06K 17/00
FI (2件)：
G06K 17/00 E ,  G06K 19/00 N
Fターム (7件)：
5B035AA11 ,  5B035BB09 ,  5B035CA34 ,  5B035CA38 ,  5B058CA13 ,  5B058CA28 ,  5B058KA29
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM