特許
J-GLOBAL ID:200903018878596970

半導体装置、半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 須山 佐一
公報種別:公開公報
出願番号(国際出願番号):特願2002-270353
公開番号(公開出願番号):特開2004-111547
出願日: 2002年09月17日
公開日(公表日): 2004年04月08日
要約:
【課題】ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置およびその製造方法において、トランジスタの一層の微細化が可能な半導体装置およびその製造方法を提供すること。【解決手段】複数の素子領域と素子領域同士を電気的に分離するSTI(shallow trench isolation)による素子分離領域とを含む半導体装置において、素子領域それぞれが、チャネル領域と、チャネル領域を水平方向に挟んで形成されたソース・ドレイン領域と、チャネル領域上に形成され、かつソース・ドレイン領域がチャネル領域を挟む方向とほぼ垂直の水平方向における、チャネル領域と対向する面とは反対側の面に素子分離領域側から形成されたバーズビークが角度1度以下である、ゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極層とを具備する。【選択図】 図8
請求項(抜粋):
複数の素子領域と前記素子領域同士を電気的に分離するSTIによる素子分離領域とを含む半導体装置において、 前記素子領域それぞれが、 チャネル領域と、 前記チャネル領域を水平方向に挟んで形成されたソース・ドレイン領域と、 前記チャネル領域上に形成され、かつ前記ソース・ドレイン領域が前記チャネル領域を挟む前記方向とほぼ垂直の水平方向における、前記チャネル領域と対向する面とは反対側の面に前記素子分離領域側から形成されたバーズビークが角度1度以下である、ゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極層とを具備する ことを特徴とする半導体装置。
IPC (6件):
H01L29/78 ,  H01L21/76 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792
FI (4件):
H01L29/78 301R ,  H01L21/76 L ,  H01L27/10 434 ,  H01L29/78 371
Fターム (42件):
5F032AA35 ,  5F032AA44 ,  5F032CA17 ,  5F032DA25 ,  5F032DA33 ,  5F083EP02 ,  5F083EP23 ,  5F083EP52 ,  5F083EP53 ,  5F083EP56 ,  5F083JA04 ,  5F083JA35 ,  5F083NA01 ,  5F083PR40 ,  5F101BA01 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BD35 ,  5F140AA24 ,  5F140AA39 ,  5F140AC32 ,  5F140BA01 ,  5F140BD02 ,  5F140BD05 ,  5F140BD07 ,  5F140BE07 ,  5F140BF01 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG09 ,  5F140BG12 ,  5F140BG14 ,  5F140BG28 ,  5F140BG49 ,  5F140BG52 ,  5F140BK13 ,  5F140CB04 ,  5F140CB10 ,  5F140CC03 ,  5F140CE07
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る