特許
J-GLOBAL ID:200903018916780089

電力用半導体素子、その製造方法及びその駆動方法

発明者:
出願人/特許権者:
代理人 (1件): 日向寺 雅彦
公報種別:公開公報
出願番号(国際出願番号):特願2006-142184
公開番号(公開出願番号):特開2007-273931
出願日: 2006年05月22日
公開日(公表日): 2007年10月18日
要約:
【課題】大電流化が可能な電力用半導体素子、その製造方法及びその駆動方法を提供する。【解決手段】半導体装置1において、半導体層2内にストライプ状のゲート電極6を設け、半導体層2上に層間絶縁膜11を設ける。そして、層間絶縁膜11を貫通するように、ゲート電極6と同じ方向に延びるエミッタプラグ12及びゲートプラグ13を設ける。エミッタプラグ12は、N型層4を貫通させてP型層3に接続し、ゲートプラグ13は、ゲート電極6内に埋め込み、その長手方向に沿ってゲート電極6に接続する。また、絶縁膜11上にエミッタパッド14及びゲートパッド15を設け、エミッタプラグ12をエミッタパッド14に接続し、ゲートプラグ13をその長手方向の一端部においてゲートパッド15に接続する。【選択図】図1
請求項(抜粋):
第1の方向に沿ってストライプ状に延在するトレンチを有する半導体層と、 前記トレンチ内に充填され、前記半導体層内に流れる電流を制御するゲート電極と、 前記ゲート電極よりも導電率が高い材料からなり前記第1の方向に沿って前記ゲート電極に接続されたストライプ状のゲートプラグと、 を備え、 前記半導体層は、 第1導電型の第1半導体層と、 前記第1半導体層の上面の一部に設けられた第2導電型の第2半導体層と、 前記第2半導体層上の一部に設けられた第1導電型の第3半導体層と、 前記第1半導体層の下面上に設けられた第2導電型の第4半導体層と、 を有したことを特徴とする電力用半導体素子。
IPC (7件):
H01L 29/739 ,  H01L 29/78 ,  H01L 21/336 ,  H01L 27/04 ,  H01L 29/417 ,  H01L 29/423 ,  H01L 29/49
FI (11件):
H01L29/78 655A ,  H01L29/78 653A ,  H01L29/78 652M ,  H01L29/78 655F ,  H01L29/78 655G ,  H01L29/78 658G ,  H01L29/78 658F ,  H01L29/78 658E ,  H01L29/78 657A ,  H01L29/50 M ,  H01L29/58 G
Fターム (21件):
4M104AA01 ,  4M104BB01 ,  4M104BB18 ,  4M104BB25 ,  4M104BB30 ,  4M104CC01 ,  4M104CC05 ,  4M104DD75 ,  4M104DD79 ,  4M104DD84 ,  4M104FF06 ,  4M104FF11 ,  4M104FF13 ,  4M104FF18 ,  4M104FF21 ,  4M104FF27 ,  4M104FF31 ,  4M104FF35 ,  4M104GG09 ,  4M104GG18 ,  4M104HH16
引用特許:
出願人引用 (1件) 審査官引用 (5件)
全件表示

前のページに戻る