特許
J-GLOBAL ID：200903019123576959

半導体装置及びその製造方法

発明者：
本 間 荘 一

本 間 荘 一 について

, 
宮 田 雅 弘

宮 田 雅 弘 について

, 
江 澤 弘 和

江 澤 弘 和 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-269272
公開番号（公開出願番号）：特開2001-093928
出願日： 1999年09月22日
公開日（公表日）： 2001年04月06日
要約：
【要約】【課題】 工程の増加を伴うことなく、銅パッドへはんだバンプ、金ワイヤ、金バンプを接続して高いシェア強度を確保することが可能な半導体装置及びその製造方法を提供する。【解決手段】 銅パッド1上に銅拡散防止膜4を形成した後、この上にチタン膜5、ニッケル膜6、パラジューム膜7から成るバリアメタルを形成する。このように、銅パッド上に銅拡散防止膜を形成することから、銅の拡散が銅拡散防止膜により抑えられる。よって、銅パッド上にはんだバンプを形成した場合にも、はんだ中のスズと銅との拡散が抑えられる。これにより、銅とスズとの間で金属間化合物が形成されず、界面剥離が発生しないので、信頼性の高い接続が得られる。この場合、バリアメタルを電気メッキ法により厚く形成する方法と異なり、簡易な製造プロセスで実現可能である。
請求項（抜粋）：
銅パッドを有する半導体素子が配線基板に実装された半導体装置において、前記銅パッドの表面上に形成され、銅の拡散を防止するための銅拡散防止膜と、前記銅拡散防止膜を介在させた状態で前記銅パッドに電気的に接続された金属バンプ又は金属ワイヤとを備え、前記金属バンプ又は前記金属ワイヤを介して前記半導体素子が前記配線基板に実装されていることを特徴とする半導体装置。
IPC (4件)：
H01L 21/60 ,  H01L 21/60 301 ,  H01L 21/3205 ,  H05K 1/09
FI (6件)：
H01L 21/60 301 P ,  H05K 1/09 C ,  H01L 21/92 603 D ,  H01L 21/88 T ,  H01L 21/92 603 F ,  H01L 21/92 603 E
Fターム (40件)：
4E351BB01 ,  4E351BB35 ,  4E351BB36 ,  4E351BB38 ,  4E351DD04 ,  4E351DD06 ,  4E351DD14 ,  4E351DD17 ,  4E351DD19 ,  4E351DD20 ,  5F033HH07 ,  5F033HH11 ,  5F033HH13 ,  5F033HH17 ,  5F033HH18 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033MM05 ,  5F033MM08 ,  5F033MM13 ,  5F033PP15 ,  5F033PP19 ,  5F033PP27 ,  5F033QQ08 ,  5F033QQ10 ,  5F033QQ19 ,  5F033QQ73 ,  5F033QQ75 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033RR22 ,  5F033VV07 ,  5F033XX28 ,  5F044EE04 ,  5F044EE06 ,  5F044EE13 ,  5F044QQ05
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM