特許
J-GLOBAL ID：200903019323283298

半導体基板の製造方法および半導体基板

発明者：
田辺 敬一朗

田辺 敬一朗 について


出願人/特許権者：
住友電気工業株式会社

住友電気工業株式会社 について


代理人 (7件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行 ,  荒川 伸夫
公報種別：公開公報
出願番号（国際出願番号）：特願2007-117351
公開番号（公開出願番号）：特開2008-277441
出願日： 2007年04月26日
公開日（公表日）： 2008年11月13日
要約：
【課題】半導体基板の特性の劣化を十分に抑制しつつ、p型領域の不純物を活性化することによりホール密度を十分に向上させた半導体基板を製造することが可能な半導体基板の製造方法、および半導体基板を提供する。【解決手段】MOSFET用基板の製造方法は、基板が準備される基板準備工程と、当該基板上に、導電型がp型である不純物としてのMgを含むとともに、遷移金属としてのTiを含有する半導体からなるp型ウェルが形成されるp型ウェル形成工程とを備えている。【選択図】図2
請求項（抜粋）：
基板が準備される工程と、 前記基板上に、導電型がp型である不純物を含むとともに、遷移金属を含有する半導体からなるp型領域が形成される工程とを備えた、半導体基板の製造方法。
IPC (6件)：
H01L 21/268 ,  H01L 21/337 ,  H01L 29/808 ,  H01L 29/12 ,  H01L 29/78 ,  H01L 21/336
FI (6件)：
H01L21/268 F ,  H01L29/80 C ,  H01L29/78 652T ,  H01L29/78 652C ,  H01L29/78 658Z ,  H01L29/78 658E
Fターム (9件)：
5F102GB01 ,  5F102GC01 ,  5F102GD04 ,  5F102GJ04 ,  5F102GL04 ,  5F102GR08 ,  5F102HC01 ,  5F102HC11 ,  5F102HC21
引用特許：
出願人引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM