特許
J-GLOBAL ID：200903019551744491

半導体装置の製造方法

発明者：
駒井 尚紀

駒井 尚紀 について

, 
野上 毅

野上 毅 について

, 
鬼頭 英至

鬼頭 英至 について

, 
田口 充

田口 充 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2000-157543
公開番号（公開出願番号）：特開2001-338924
出願日： 2000年05月29日
公開日（公表日）： 2001年12月07日
要約：
【要約】【課題】 電解めっきによって、200mm以上の直径を有する基板に金属めっき層を形成した場合、金属めっき層の膜厚分布の均一性を向上させる。【解決手段】 基体10に形成した第1、第2の絶縁膜15、18上に導電性膜21を形成した後に第1、第2の絶縁膜15、18に凹部26を形成するためのパターン22を導電性膜21に形成する工程と、導電性膜21をマスクに用いたエッチングによって第2の絶縁膜18に凹部(配線溝24)を形成する工程と、凹部26内にめっきシード層28を形成する工程と、電解めっきによって凹部26内を埋め込むように金属めっき層29を形成する工程とを備えた半導体装置の製造方法である。
請求項（抜粋）：
基体に形成した絶縁膜上に導電性膜を形成した後に前記絶縁膜に凹部を形成するためのパターンを前記導電性膜に形成する工程と、前記導電性膜をマスクに用いたエッチングによって前記絶縁膜に凹部を形成する工程と、前記凹部内にめっきシード層を形成する工程と、電解めっきによって前記凹部内を埋め込むように金属めっき層を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
Fターム (42件)：
5F033HH11 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH34 ,  5F033JJ11 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ34 ,  5F033KK11 ,  5F033KK19 ,  5F033KK21 ,  5F033KK32 ,  5F033KK34 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN07 ,  5F033PP06 ,  5F033PP14 ,  5F033PP27 ,  5F033PP28 ,  5F033PP33 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ27 ,  5F033QQ28 ,  5F033QQ30 ,  5F033QQ37 ,  5F033QQ46 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033SS15 ,  5F033TT02 ,  5F033TT04 ,  5F033XX01
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM